基于FPGA的電臺接口轉換模塊設計

摘要：目前市場(chǎng)上電臺接口轉換模塊大多都采用模擬電路，其帶來(lái)穩定性差，工藝復雜等缺陷。通過(guò)采用數字信號處理技術(shù)來(lái)處理信號通信，提高信號的傳輸速率和降低傳輸的誤碼率，并提高系統的穩定性，節省信道資源。這里采用FPGA作為核心芯片來(lái)設計和開(kāi)發(fā)，利用DSP Builder來(lái)仿真FFT實(shí)驗，用OuartusⅡ軟件開(kāi)發(fā)設計此接口轉換模塊，最終獲得的模塊電路系統穩定，PTT信號更純凈。
關(guān)鍵詞：FFT；FIR；Cordic算法；穩定處理

一般來(lái)說(shuō)，無(wú)線(xiàn)電臺通信采用半雙工通信方式，一方在發(fā)送話(huà)音信號的同時(shí)，不能接收另一方的話(huà)音信號。因此電臺的通信接口分為兩部分，一部分為話(huà)音信號接口，用于發(fā)送接收話(huà)音，另一部分為PTT控制信號接口，用于控制電臺的發(fā)送接收狀態(tài)。然而，目前有許多通信設備，如民航、海事、鐵路交通的內部通信以及應急通信等，為了實(shí)現電臺的遠程遙控，并且節省信道資源，將PTT控制信號調制成已知的單頻信號與話(huà)音信號一起發(fā)送，確保PTT控制信號傳輸的可靠性。當內通設備與電臺直接相連時(shí)，接口不兼容。因此需要設計一種電臺接口轉換模塊，能夠將單頻信號與話(huà)音信號分離開(kāi)來(lái)，實(shí)現電臺與內通設備的通信。
現代的大規模FPGA既能處理過(guò)去DSP處理器領(lǐng)域的功能，同時(shí)又大大地降低專(zhuān)用集成電路方案的風(fēng)險和前期成本，因此采用FPGA作為核心芯片和先進(jìn)的數字信號處理技術(shù)來(lái)開(kāi)發(fā)將為開(kāi)發(fā)帶來(lái)諸多的優(yōu)勢。

1 設計原理
基于FPGA的電臺接口轉換模塊是基于數字信號處理技術(shù)，將設備的話(huà)音信號通過(guò)模／數轉換器轉化為數字信號傳輸到輸入緩沖區，數字話(huà)音信號一方面經(jīng)過(guò)FIR(Finite Impulse Response)帶阻濾波器，濾除某一已知的單頻信號，發(fā)送到輸出緩沖區，再通過(guò)數模轉換器轉化為話(huà)音信號，傳輸給電臺；另一方面，通過(guò)時(shí)頻變換、閾值檢測以及穩定處理三個(gè)步驟，檢測出單頻信號，據此產(chǎn)生PTT(Push-to-Talk)控制信號輸出，其接口轉換模塊功能框圖如圖1所示。

2 FFT處理器設計
在A(yíng)ltera可編程邏輯器件中數字信號處理系統設計需要能夠同時(shí)具有高速運算以及硬件語(yǔ)言描述的開(kāi)發(fā)工具。Altera DSP Builder集成了這些工具。Altera公司的DSP Builder大大縮短了DSP開(kāi)發(fā)周期，在友好開(kāi)發(fā)環(huán)境里它能幫助使用者生成一個(gè)有關(guān)DSP設計的高級硬件描述語(yǔ)言。IP中的FFT MegaCore function是一個(gè)具有良好性能，高度參數化的快速傅里葉變換的進(jìn)程。該設計采用DSP Builder模型這個(gè)共享開(kāi)發(fā)平臺中的Megacore functions完成FFT處理器和FIR陷波濾波器的設計。
I／O數據流結構的設計如下：
在FFT MegaCore宏功能模塊中主要的參數指標就是數據流相應的時(shí)序規則，下面簡(jiǎn)要介紹一下流結構的時(shí)序原理圖，如圖2所示。

在圖2中，sink_valid是FFT模塊的輸出信號，它表示FFT處理器是否做好接收數據的準備。sink_ready和sink_valid都處于高位時(shí)，FFT開(kāi)始運行，等待sink_sop信號置位開(kāi)始輸入數據，只要這兩個(gè)信號中任一個(gè)信號置低位，就表明FFT還未準備好，FFT將處于等待狀態(tài)，直到這兩個(gè)信號都處于高位才開(kāi)始運行。sink_sop是一幀信號傳輸的起始信號，sink_eop表示一幀信號傳輸結束信號。