直接數字頻率合成器的PFGA實(shí)現

摘要：系統采用Xilinx公司生產(chǎn)的型號為XC3S200的FPGA芯片和Maxim公司生產(chǎn)的型號為MAX5885的專(zhuān)用D／A芯片，利用直接數字頻率合成技術(shù)，通過(guò)Xilinx公司的ISE 9．2開(kāi)發(fā)軟件，完成DDS核心部分即相位累加器和ROM查找表的設計?？傻玫较辔贿B續、頻率可變的信號。經(jīng)過(guò)電路設計和模塊仿真，驗證了設計的正確性。由于FPGA的可編程性，使得修改和優(yōu)化DDS的功能非?？旖?。
關(guān)鍵詞：FPGA；直接數字頻率合成；數／模轉換器；ISE 9．2

0 引言
1971年，美國學(xué)者Joseph Tierney等三人提出了基于全數字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理，稱(chēng)之為直接數字頻率合成器(Drect Digital Synthesis，DDS)。這是頻率合成技術(shù)的一次重大革命，與第二代基于鎖相環(huán)頻率合成技術(shù)相比，DDS具有頻率切換時(shí)間短、頻率分辨率高、相位可連續變化和輸出波形靈活等優(yōu)點(diǎn)。因此，廣泛應用于教學(xué)科研、通信、雷達、自動(dòng)控制和電子測量等領(lǐng)域。隨著(zhù)DDS技術(shù)的不斷發(fā)展完善，近幾年來(lái)，其應用范圍已經(jīng)擴展到宇航、遙控遙測、儀器儀表等各項電子領(lǐng)域。
雖然現在市場(chǎng)上有許多專(zhuān)用的DDS芯片，但控制方式卻是相對固定的，因此不一定是所需要的?，F場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array，FPGA)器件具有速度快、集成度高和現場(chǎng)可編程的優(yōu)點(diǎn)，因而在數字處理中得到廣泛應用，越來(lái)越得到硬件電路設計工程師的青睞。因此，利用FPGA的這些特性，則可根據需要方便的實(shí)現各種比較復雜的調頻、調相和調幅功能。

1 DDS結構原理
DDS是一種從相位概念出發(fā)直接合成所需波形的數字頻率合成技術(shù)，主要通過(guò)查找波形表實(shí)現。由奈奎斯特抽樣定理可知，當抽樣頻率大于被抽樣頻率的2倍時(shí)，通過(guò)抽樣得到的數字信號可通過(guò)一個(gè)低通濾波器還原成原來(lái)的信號。
DDS的工作原理為：在參考時(shí)鐘的驅動(dòng)下，相位累加器對頻率控制字進(jìn)行線(xiàn)性累加，得到的相位碼對波形存儲器尋址，使之輸出相應的幅度碼，經(jīng)過(guò)模／數轉換器得到相應的階梯波，最后再使用低通濾波器對其進(jìn)行平滑，得到所需頻率的平滑連續的波形，其結構如圖1所示。

相位累加器由N位加法器和N位累加寄存器級聯(lián)構成。每經(jīng)過(guò)一個(gè)時(shí)鐘脈沖fclk，加法器就將頻率控制字與累加寄存器輸出的累加相位數據相加，把相加后的結果送至累加寄存器的數據輸入端。相位累加器輸出的數據就是合成信號的相位，相位累加器的溢出頻率就是DDS的輸出信號頻率。用相位累加器輸出數據作為波形存儲器(ROM)的相位取樣地址，這樣就可以把存儲在波形存儲器內的波形抽樣值(二進(jìn)制編碼)經(jīng)查找表查出，完成相位到幅度的轉換。
DDS模塊的輸出頻率是系統工作頻率、相位累加器比特數N以及頻率控制字三者的一個(gè)函數，其數學(xué)關(guān)系由式(1)給出。

它的頻率分辨率，即頻率的變化間隔為K／2N。
2 系統功能單元實(shí)現
該系統設計是針對DDS的基本結構，以FPGA為核心，加上外圍電路而實(shí)現的。
2．1 相位累加器
相位累加器由8位加法器與8位寄存器級聯(lián)構成。累加器將加法器在上一個(gè)時(shí)鐘作用后所產(chǎn)生的相位數據反饋到加法器的輸入端：使加法器在下一個(gè)時(shí)鐘作用下繼續與頻率控制字data相加，實(shí)現相位累加，當相位累加器累加結果等于或大于256(當N=8時(shí))，則產(chǎn)生1次溢出，完成1個(gè)周期波形輸出。該相位累加器采用Verilog語(yǔ)言設計實(shí)現。