<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 基于FPGA的幅值可調信號發(fā)生器設計

基于FPGA的幅值可調信號發(fā)生器設計

作者： 時(shí)間：2011-09-20 來(lái)源：網(wǎng)絡(luò ) 收藏

圖中相位累加器是核心，它主要由1個(gè)N位二進(jìn)制累加器和1個(gè)由固定時(shí)鐘控制的N位相位寄存器構成。相位寄存器的輸出與累加器的一個(gè)輸入端相連，MCU送來(lái)的頻率控制字K加到累加器的另一個(gè)輸入端。在每個(gè)時(shí)鐘脈沖到達時(shí)，相位寄存器將其上一個(gè)時(shí)鐘周期內的值送入累加器并與頻率控制字K相加，其結果作為當前時(shí)鐘周期的輸出序列，此輸出序列作為波形查找表的地址。波形查找表實(shí)質(zhì)上是一個(gè)相位／幅度轉換ROM電路，ROM內部存儲了一個(gè)完整周期波形的相位／幅度值。相位寄存器每尋址一次波形查找表，就輸出一個(gè)與相位對應的信號幅度值。頻率控制字K決定了相應的相位增量，相位累加器則不斷的對該相位增量進(jìn)行線(xiàn)性累加，當累加器產(chǎn)生一次溢出時(shí)，就生成一個(gè)周期的DDS合成信號。
理想情況下，相位寄存器的N位全部用來(lái)尋址，這時(shí)DDS的合成頻率為：
c.JPG
而DDS的最大輸出頻率由乃奎斯特采樣定理決定，即fmax=fc／2。實(shí)際中DDS的最高輸出頻率由允許輸出的雜散水平?jīng)Q定，一般取值為fo≤40％fc。因此，要改變DDS的輸出頻率，只要改變頻率控制字K即可。
這里采用Altra公司的FPGA器件EP1C3T144C8，適合中規模應用，該模塊設計由VHDL實(shí)現，后級采用10位D／A輸出。為便于頻率調節，根據式(1)和式(2)，我們將輸出頻率分為兩檔(1Hz～1 MHz和1～10 MHz)，并由FPGA根據鍵入的頻率控制字自動(dòng)選擇。而兩檔輸出的基準時(shí)鐘fc由50 MHz晶振通過(guò)FPGA內部鎖相環(huán)3分頻得到(fc≈16．666 67 MHz)，或者再經(jīng)10倍頻得到(fc≈166．666 7 MHz)。若相位累加器字長(cháng)N為24位，頻率控制字K為20位二進(jìn)制數，則兩檔輸出的最高頻率分別為：
e.JPG
f.JPG
可見(jiàn)，即使在輸出最高頻率時(shí)，也能保證每周期波形有16個(gè)點(diǎn)，從而有效保證了輸出信號波形的逼真度。
將波形數據存儲在波形ROM中的方案有2種：一種是在一個(gè)完整周期內進(jìn)行采樣，然后將采樣值依次存于ROM單元中，這個(gè)方案的優(yōu)點(diǎn)是思路清晰，實(shí)現簡(jiǎn)單；另一種方案是根據周期信號波形的對稱(chēng)性，只對其在1／2或1／4周期上采樣并存儲，因此可以節省存儲空間，但實(shí)現上要復雜些。為簡(jiǎn)化設計，本文采用了第一種方案。
2．2 幅度控制模塊
輸出信號的幅度控制是通過(guò)2片DAC芯片實(shí)現的，其電路圖如圖3所示。其中，第1片DAC用來(lái)將FPGA輸出的波形的數字信號轉換為模擬階梯信號，幅值的調節是通過(guò)第2片DAC的輸出改變第1片DAC的參考電壓來(lái)實(shí)現。

本文引用地址：http://dyxdggzs.com/article/191006.htm

g.JPG

關(guān)鍵詞： FPGA 幅值 信號發(fā)生器

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>