基于FPGA的高精度相位差測量算法實(shí)現

本平臺使用的FPGA芯片是Xilinx公司的Virtex-5系列的XC5SX95T芯片；D／A芯片使用AD公司的AD9957芯片，A／D芯片采用AD公司的AD94 61芯片；數據輸出端使用ChipScope在線(xiàn)調試軟件。中頻信號頻率設定為70 MHz。A／D芯片采樣頻率為32 MHz，則根據帶通采樣定律，輸入接收端FPGA芯片的數字信號的頻率分量主要有38 MHz和6 MHz。本實(shí)驗就是利用6 MHz的頻率分量進(jìn)行相位差測量的。
相關(guān)測量法和FFT測量法在FPGA內部的硬件實(shí)現流程圖如圖3所示，其中圖3(a)是相關(guān)測量法的硬件實(shí)現流程圖，圖3(b)是FFT測量法的硬件實(shí)現流程圖。

Xilinx公司為硬件工程師提供了大量預先設計好、經(jīng)過(guò)嚴格測試和優(yōu)化過(guò)的電路功能模塊(IP Core)，這大大降低了硬件設計的繁瑣程度。本實(shí)驗中相位差算法的硬件實(shí)現就充分運用了這一優(yōu)勢。圖3硬件實(shí)現流程圖中的DDS模塊、低通濾波器模塊和FFT模塊都可以通過(guò)調用IP Core來(lái)實(shí)現，而反正切模塊可以通過(guò)調用坐標旋轉數字計算(CORDIC)模塊來(lái)實(shí)現。
2．2 測量結果
在硬件實(shí)現過(guò)程中，為了防止頻率泄漏，固定數據長(cháng)度和FFT變換長(cháng)度N為2 048。為了比較硬件測量結果與軟件計算結果的性能，將經(jīng)過(guò)A／D芯片接收的數字信號導出至Matlab軟件進(jìn)行理論相位差值計算，所得到的結果與ChipSeope顯示的硬件測量相位差值結果進(jìn)行比較。圖4顯示了在發(fā)射端相位差一定的條件下，兩種算法各自的硬件測量結果與理論計算結果的誤差曲線(xiàn)。
實(shí)驗結果表明，FFT測量法的精度比相關(guān)測量法的精度要稍微高，無(wú)論是FFT測量法還是相關(guān)測量法，硬件測試的結果與理論計算的結果非常接近，誤差很小。該硬件實(shí)驗平臺可實(shí)現中頻信號的高精度相位差測量。

3 結論
首先對比了相關(guān)法和FFT法這兩種相位差測量算法的性能，得出FFT測量法對白噪聲的抑制能力要強于相關(guān)測量法，在高信噪比時(shí)兩種算法均可達到較高測量精度。通過(guò)對不同數據長(cháng)度的信號進(jìn)行仿真分析，得出為了防止硬件實(shí)現上頻譜泄漏造成的FFT測量法性能的下降，需要在硬件實(shí)現的時(shí)候控制信號數據長(cháng)度N為2的整數次冪。然后，在基于高性能的FPGA芯片XC5SX95T的基礎上，搭建了硬件實(shí)驗平臺，通過(guò)硬件實(shí)測，得出對于中頻信號兩種算法硬件實(shí)測結果與理論仿真結果之間的誤差很小，都具有很高的精度。該實(shí)驗平臺可實(shí)現高精度的相位差測量，在工程應用中，可以根據信號的特點(diǎn)以及工程的實(shí)際需求選擇運用這兩種方法。