利用FFT IP Core實(shí)現FFT算法

結合工程實(shí)踐，介紹了一種利用FFT IP Core實(shí)現FFT的方法，設計能同時(shí)對兩路實(shí)數序列進(jìn)行256點(diǎn)FFT運算，并對轉換結果進(jìn)行求模平方運算，且對數據具有連續處理的能力。設計采用低成本的FPGA實(shí)現，具有成本低、性能高、靈活性強、速度快等特點(diǎn)，而且通過(guò)工程應用證明了設計是正確可行的。

由于FFT(快速傅里葉變換)的問(wèn)世，促進(jìn)了數字信號處理這門(mén)學(xué)科的成熟，它可應用于傅里葉變換理論所能涉及的任何領(lǐng)域。FFT傳統實(shí)現

方法無(wú)非是軟件(軟件編程)和硬件(專(zhuān)用芯片ASIC)兩種，FPGA的出現使人們在FFT的實(shí)現方面又多了一種選擇。FPGA同時(shí)具有軟件編程的靈活性和ASIC電路的快速性等優(yōu)點(diǎn)，適合高速數字信號處理。大多數FPGA廠(chǎng)商都提供了可配置的邏輯核(Core)實(shí)現各種算法功能，其中包括FFT IP Core(知識產(chǎn)權核)。使用這些資源允許設計師將更多的時(shí)間和精力放在改善增加系統功能上，這無(wú)疑將大大減少設計風(fēng)險及縮短開(kāi)發(fā)周期。

本設計采用了Altera公司的FFT IP Core實(shí)現FFT功能，可同時(shí)實(shí)現兩路256點(diǎn)實(shí)數數據的FFT轉換，并對轉換結果進(jìn)行求模平方運算，設計對數據具有連續處理的能力。FPGA芯片選用的是有史以來(lái)成本最低的Altera公司的Cyclone系列的芯片，FFT內核是Altera MegaCore FFT-V2.0.0，整個(gè)設計成本低、性能好，已經(jīng)成功地應用到雷達產(chǎn)品中。

2 算法原理和FFT Core介紹

設計用到的算法包括同時(shí)計算兩個(gè)實(shí)函數的FFT算法和CORDIC算法。

2.1 同時(shí)計算兩個(gè)實(shí)函數的FFT算法

DFT(離散傅里葉變換)的定義為：

式(1)中，都假定時(shí)間函數x(n)是一個(gè)復函數。但是在許多FFT的實(shí)際應用中，時(shí)間函數往往是實(shí)函數。下面介紹的算法可以有效地減少實(shí)數序列FFT的計算工作量，從而提高計算速度。該方法可歸納為如下幾個(gè)步驟：
①函數h(n)和g(n)是兩個(gè)實(shí)函數，n=0，1，…，N-1；
②將其中的一個(gè)作為實(shí)部而另一個(gè)作為虛部，構成復函數z(n)為：
z(n)=h(n)+jg(n)， n=0，1，…，N-1；
③計算z(n)的N點(diǎn)DFT得：

式中，H(k)和G(k)分別是h(n)和g(n)的DFT。

詳細的推導過(guò)程參見(jiàn)文獻[2]。

2.2 CORDIC算法原理

CORDIC(The Coordinate Rotational Digital Computer)算法是一種循環(huán)迭代算法，其基本思想是用一系列與運算基數相關(guān)角度的不斷偏擺從而逼近所需旋轉的角度。從廣義上講它是一個(gè)數值性計算逼近的方法，由于這些固定的角度與計算基數有關(guān)，運算只有移位和加減?？捎迷撍惴▉?lái)計算的函數包括乘、除、平方根、正弦、余弦正切、向量旋轉(即復數乘法)以及指數運算等。CORDIC的基本原理如下。

向量x+jy，旋轉角度θ到向量x'+jy'，假設的方向用δ表示，旋轉的角度為θi，并且θi滿(mǎn)足關(guān)系：tanθi=2i。則由文獻[3]的推導可知:

2.3 FFT Core簡(jiǎn)介

FFT-V2.0.0是Altera公司2004年2月新發(fā)布的FFT知識產(chǎn)權核，它是一個(gè)高性能、高度參數化的快速傅里葉變換(FFT)處理器，支持Cyclone、