IBERT在FPGA中的應用
加入技術(shù)交流群
在IP Catalog窗口＼View by Function＼DebugVerification＼Chipscope Pro＼下雙擊Ibert，如圖2所示。按順序設置Ibert核線(xiàn)速率2．457 6 Gbit·s-1，數據寬度20 bit，參考時(shí)鐘頻率122．88 MHz，選擇被測試的GTP DUAL，設置系統時(shí)鐘頻率66 m、位置R7等參數，IBE RT Core Summary如圖3所示，點(diǎn)擊generate生成Ibert核的可下載bit配置文件。本文引用地址：http://dyxdggzs.com/article/190002.htm
(2)將生成的bit文件加載到單板上，顯示界面如圖4所示。
首先關(guān)注PLL Status狀態(tài)和Clocking Setting顯示的收發(fā)時(shí)鐘頻率，PLL Status狀態(tài)Locked表明GTP_DUAL的PLL已鎖定GTP的參考時(shí)鐘，GTP可正常工作。如狀態(tài)是Unlocked，則要檢測待測GTP的參考時(shí)鐘是否正常輸入。
測試高速串行信號的信號質(zhì)量，通常使用足夠帶寬和采樣率的示波器測試信號眼圖來(lái)評估，一但測試的眼圖不符合模板要求，需要調整高速串行接口的參數。使用IBERT核可以快速完成參數修改的任務(wù)，設置Loopback Mode在開(kāi)環(huán)的模式下，TX Data Pattern為PRBS7-bit，調整擺幅、預加重參數，觀(guān)察示波器上的信號眼圖是否符合模板要求。圖5和圖6分別為調整擺幅預加重參數前后的眼圖，圖5所示眼圖對應預加重0．8 dB、擺幅495 mV，眼圖的眼高太小且圖形碰撞模板，調整為預加重1．7 dB、擺幅1 180 mV，眼圖滿(mǎn)足的要求如圖6所示。
評論