<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > TS流的CRC譯碼器設計

TS流的CRC譯碼器設計

作者: 時(shí)間:2012-12-25 來(lái)源:網(wǎng)絡(luò ) 收藏

摘要:是數字電視信號傳輸的主要方式,由于其采用的是廣播方式且信道中存在著(zhù)許多干擾,因此是不可靠傳輸。為了保證數據的正確性,一般需要進(jìn)行信道編碼。在發(fā)送端,中通常采用的信道編碼方式是校驗;在接收端進(jìn)行譯碼。由于數據量非常大,通常的軟件譯碼方法不能滿(mǎn)足要求。設計了一個(gè)基于FPGA的,速度快,并且具有很強的實(shí)時(shí)性。
關(guān)鍵詞:FPGA;TS流;校驗;

0 引言
隨著(zhù)我國數字電視發(fā)展的越來(lái)越快,集成度越來(lái)越高,數據傳輸的正確性也變得越來(lái)越重要。而TS流作為數字電視傳輸的主要方式,其信號的正確性將直接影響到電視畫(huà)面的質(zhì)量以及各種數字電視業(yè)務(wù)的發(fā)展,如互聯(lián)網(wǎng)等。為了保證傳輸的可靠性,就要對數據加上CRC校驗碼,接收的時(shí)候對其進(jìn)行譯碼。當前的譯碼大多是在微處理器上用軟件來(lái)實(shí)現的,這樣的軟件譯碼方式速度比較慢,無(wú)法滿(mǎn)足高速大容量的的數字電視信道的要求。本文設計了一個(gè)基于FPGA的CRC,通過(guò)查找表法進(jìn)行譯碼,能夠達到很高的速度,具有很強的實(shí)時(shí)性。

1 TS流的結構
傳送流(Transport Stream,TS流),它是根據ITU-T Rec.H.222.0 | ISO/IEC 13818-2和ISO/IEC13818-3協(xié)議而定義的一種數據流,其目的是為了在有可能發(fā)生嚴重錯誤的情況下進(jìn)行一道或多道程序編碼數據的傳送和存儲。傳送流由一道或多道節目組成,每道節目由一個(gè)或多個(gè)原始流和一些其他流復合在一起,包括視頻流、音頻流、節目特殊信息流(PSI)和其他數據包。TS流是數字電視信號的主要傳輸形式,TS流由許多的TS包組成,每個(gè)TS包的長(cháng)度為188 B,它由包頭、自適應區、數據區三個(gè)部分組成,其中,每個(gè)TS包的有效信息占184 B,字節后面是4 B的CRC校驗碼。其結構如圖1所示。

本文引用地址:http://dyxdggzs.com/article/189722.htm

g.JPG



2 系統總體設計
本系統采用了Altera公司的低成本低功耗的CycloneⅣ系列的EP4CE6E22C8N芯片,此芯片具有6 272個(gè)LE,還有270 KB的內部存儲器,非常適合用來(lái)做CRC校驗。本系統采用了Verilog語(yǔ)言在FPGA上實(shí)現了UART的收發(fā)和CRC校驗的功能。
TS包的數據由串口發(fā)送至FPGA,在FPGA內進(jìn)行CRC校驗,當一個(gè)section的數據校驗完之后,又由UART發(fā)送出去??傮w框圖如圖2所示。

h.JPG


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: CRC TS流 譯碼器

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>