基于SDR SDRAM的視頻數據邏輯分析存儲器的設計與實(shí)現

摘要：針對傳統硬件測試軟件的弊端，文章提出一種便攜式視頻數據邏輯分析存儲器的設計方法，這種分析存儲器能夠針對網(wǎng)絡(luò )多媒體數據進(jìn)行采集、分析和存儲等操作。在不影響網(wǎng)絡(luò )正常傳輸的前提下，針對TS流進(jìn)行采集、存儲和分析。由于多媒體數據網(wǎng)絡(luò )傳輸具有數據量大、網(wǎng)絡(luò )帶寬占用量大等特點(diǎn)，因此設計中根據系統結構需要，設計SDR SDRAM存儲器控制器，采用分層狀態(tài)機的設計模式，可以對結構較大的網(wǎng)絡(luò )數據包或是大量高速傳輸中的數據進(jìn)行突發(fā)存儲操作。測試結果表明系統工作穩定，數據處理速度快，精度可達納秒級，滿(mǎn)足系統設計要求。

0 引言

在傳統硬件調試系統中，通常采用SIGNALTAPII軟件進(jìn)行數據抓取和采集，但是這種調試工具具有一定的弊端，對高速傳輸的數據中具有某種特征的整段數據需要反復觸發(fā)抓取，同時(shí)很難對采集的數據進(jìn)行實(shí)時(shí)觀(guān)測。音視頻數據是一種高速傳輸的數據，具有數據量大、網(wǎng)絡(luò )帶寬占用量大等特點(diǎn)。要對這種數據進(jìn)行系統調試，需要系統能夠對數據進(jìn)行實(shí)時(shí)處理、采集和觀(guān)測，采用SIGNALTAPII很難實(shí)現這一功能。同時(shí)，在網(wǎng)絡(luò )音視頻數據傳輸系統中，接收端除了接收音視頻數據外，還會(huì )接收到網(wǎng)絡(luò )中傳輸的一些控制信息等數據，這些數據對音視頻數據的分析無(wú)用，應首先進(jìn)行識別和過(guò)濾。

針對音視頻數據傳輸采集分析的要求，本文設計了一種具有新型結構的音視頻數據邏輯分析存儲器，這種系統能夠針對具有TS數據流結構的網(wǎng)絡(luò )多媒體數據進(jìn)行實(shí)嫉氖據結構、數據速率的監控，能夠通過(guò)程序對網(wǎng)絡(luò )數據包的幀頭、協(xié)議號等信息進(jìn)行分析，監控網(wǎng)絡(luò )中音視頻數據流量，并針對這種結構的數據包進(jìn)行存儲采集，導入SD卡，或在PC平臺上進(jìn)行實(shí)時(shí)監控、播放或是仿真處理。

1 視頻數據邏輯分析存儲器的結構和工作原理

音視頻數據邏輯分析存儲器的結構如圖1所示。硬件開(kāi)發(fā)平臺接收到的網(wǎng)口測試數據由路由器發(fā)出，同時(shí)由某一臺PC機通過(guò)流媒體服務(wù)器向硬件開(kāi)發(fā)平臺所連接的PC機發(fā)送音頻和視頻數據。流媒體服務(wù)器發(fā)送的音、視頻數據是封裝成UDP數據包的TS傳輸流。此時(shí)由MII接口與FPGA進(jìn)行通信的網(wǎng)絡(luò )數據協(xié)議類(lèi)型非常豐富，例如TCP、UDP、DNS、NRP、HTTP等。不同網(wǎng)絡(luò )協(xié)議數據包，都具有其特定的數據幀結構。對封裝成UDP數據包的TS傳輸流的數據幀格式進(jìn)行分析，從而將其過(guò)濾出來(lái)，實(shí)現對音視頻數據的提取、監控以及存儲功能。UDP/非UDP過(guò)濾模塊實(shí)現TS流的分流和提取，網(wǎng)口數據速率監控模塊可以對單位時(shí)間的數據量進(jìn)行實(shí)時(shí)監控。

音視頻數據經(jīng)FIFO緩存模塊、鎖存模塊后由SDRAM驅動(dòng)模塊將數據高速地寫(xiě)入SDRAM存儲器中，SDRAM驅動(dòng)模塊、SDRAM接口模塊、SDRAM控制器完成數據的讀寫(xiě)、緩存和封裝。經(jīng)過(guò)一段時(shí)間后，根據UDP幀長(cháng)度緩存模塊的輸出值將輸出數據打包成幀，轉存至SD card中，可保存、攜帶或將SD card中的數據導入PC平臺，對采集到的數據進(jìn)行各種分析、仿真操作。

2 視頻數據邏輯分析存儲器可編程模塊的設計

2.1 可編程模塊的結構和工作原理

可編程模塊包括：UDP/非UDP過(guò)濾模塊、雙網(wǎng)口異步傳輸模塊、網(wǎng)口速率監控模塊、輸入/輸出FIFO緩存模塊、SDRAM驅動(dòng)模塊、SDRAM接口模塊、SDRAM控制器、數據幀封裝模塊等。在可編程模塊的設計中，SDRAM控制器、輸入/輸出FIFO模塊、SDRAM驅動(dòng)模塊、SDRAM接口模塊是整個(gè)系統的核心處理模塊，該部分采用分層狀態(tài)機的設計模式，實(shí)現主狀態(tài)機與具體操作控制狀態(tài)機的分離，能有效提高讀寫(xiě)操作效率，模塊設計結構清晰，提高了系統設計的可讀性，也使程序具有更高的通用性。

SDRAM控制器、輸入/輸出FIFO緩存模塊、SDRAM驅動(dòng)模塊、SDRAM接口模塊等核心模塊的設計原理如圖2所示。

在系統上電后，SDRAM控制器模塊首先跳轉至初始化進(jìn)程，對SDRAM發(fā)出初始化命令，分別對SDRAM的各種參數進(jìn)行配置。初始化完畢后，SDRAM驅動(dòng)模塊開(kāi)始進(jìn)行狀態(tài)跳轉判定，判定結果將使SDRAM控制器由開(kāi)始的空閑狀態(tài)跳轉至其他工作狀態(tài)。在控制器第一次進(jìn)入寫(xiě)狀態(tài)時(shí)，SDRAM驅動(dòng)模塊對SDRAM接口模塊發(fā)送命令信號，使SDRAM接口模塊的工作進(jìn)程跳轉至寫(xiě)進(jìn)程。進(jìn)入寫(xiě)進(jìn)程的SDRAM接口模塊向SDRAM控制器發(fā)送數據、地址和寫(xiě)命令。SDRAM控制器根據接收到的命令將FIFO中緩存的數據以突發(fā)模式寫(xiě)入SDRAM中。SDRAM完成寫(xiě)操作后，SDRAM驅動(dòng)模塊將再一次進(jìn)行狀態(tài)跳轉判定，如此反復。在整個(gè)過(guò)程中，SDRAM驅動(dòng)模塊根據判定結果進(jìn)行狀態(tài)跳轉，并發(fā)出不同的命令，SDRAM接口模塊根據接收到的命令，相應地進(jìn)入不同的工作進(jìn)程。在不同的工作進(jìn)程中，SDRAM接口模塊對SDRAM控制器發(fā)送不同的操作命令，從而完成對SDRAM的初始化、讀、寫(xiě)、刷新等各種操作。最后將需要分析、存儲的數據從輸出FIFO中導入SD卡。這一操作由開(kāi)關(guān)模塊進(jìn)行控制。

其中，SDRAM控制器的程序編寫(xiě)是本系統設計的另一個(gè)重要的部分，SDRAM控制器主要包括命令監控、命令譯碼以及數據傳遞等幾部分，SDRAM控制器根據接收到的命令，將數據和地址分別送入相應模塊進(jìn)行處理。

2.2 SDRAM控制器的實(shí)現

SDRAM控制器由4個(gè)可編程模塊組成，分別為命令監控模塊、命令譯碼模塊、數據傳輸模塊和時(shí)鐘模塊等，支持1、2、4、8和全頁(yè)突發(fā)等突發(fā)模式。

首先需要對SDRAM進(jìn)行初始化，系統的時(shí)鐘和電源穩定后，在發(fā)起讀、寫(xiě)、預充電、刷新等命令前，需要100 μs的上電延時(shí)。從100 μs內某點(diǎn)開(kāi)始到100μs結束的過(guò)程中，需要發(fā)出至少一次NOP或是COMMAND INHIBIT命令。在系統上電結束后，發(fā)出PRECHARGE命令，對SDRAM中的所有bank進(jìn)行預充電，使其至于空閑狀態(tài)中。在完成SDRAM初始化過(guò)程中，還需要接口模塊對SDRAM控制器里面的配置存儲器進(jìn)行編碼，本設計中寫(xiě)入配置寄存器中的值為0x33，表明SDRAM采用8bit突發(fā)讀寫(xiě)模式。

SDRAM存儲器初始化完成后，SDRAM中的所有bank處于空閑狀態(tài)。根據系統需求，SDRAM驅動(dòng)模塊向SDRAM控制器發(fā)送讀、寫(xiě)、刷新等命令。根據命令的優(yōu)先級進(jìn)行判斷，優(yōu)先處理哪一個(gè)命令，正在執行的命令優(yōu)先級最高，其次為刷新命令，再次為其他命令，這種命令優(yōu)先級的機制能夠有效提高SDRAM的工作效率。

SDRAM進(jìn)行的主要操作為讀寫(xiě)操作，本系統設計中SDRAM采用的是非全頁(yè)的8bit突發(fā)讀寫(xiě)模式，數據寬度是16bit，由于接收的數據為網(wǎng)口數據，僅使用其中的4bit寬度，這是由網(wǎng)口數據線(xiàn)寬度決定的。系統中，接收FIFO接收的數據深度由SDRAM接口模塊寫(xiě)入，當接收FIFO接收到規定數值的寫(xiě)入數據后，SDRAM接口模塊向SDRAM控制器發(fā)出寫(xiě)命令，命令監控模塊接收命令和地址，并將接收到的命令進(jìn)行譯碼。命令譯碼模塊從命令監控模塊獲得寫(xiě)地址和譯碼后的命令，并將其變?yōu)檫m合SDRAM接收的命令。數據傳輸模塊負責數據傳輸路徑和寫(xiě)入。

當SDRAM存儲器中的數據大于等于8個(gè)時(shí)，控制器跳轉至讀進(jìn)程，與寫(xiě)進(jìn)程相似，命令監控模塊獲得讀命令和地址，將命令進(jìn)行譯碼，傳輸給命令譯碼模塊，譯碼為適合SDRAM的命令，SDRAM將數據從接收地址處開(kāi)始讀出，以8bit突發(fā)讀的形式將數據打入輸出FIFO中。

SDRAM開(kāi)始工作后在不同的工作狀態(tài)和過(guò)程中進(jìn)行跳轉，這些工作狀態(tài)和過(guò)程主要包括空閑狀態(tài)、初始化過(guò)程、讀過(guò)程、寫(xiě)過(guò)程、刷新過(guò)程等，狀態(tài)或過(guò)程的跳轉通過(guò)命令協(xié)調過(guò)程完成，SDRAM工作狀態(tài)轉移如圖3所示。需要注意的是，如果SDRAM設置為自動(dòng)刷新模式，由于刷新命令的優(yōu)先級在讀寫(xiě)命令之前，SDRAM在狀態(tài)跳轉時(shí)會(huì )優(yōu)先跳轉至自動(dòng)刷新過(guò)程中。

3 硬件測試結果

本系統在altera公司的QuartusII平臺上搭建完成，硬件上采用了雙網(wǎng)口設計，芯片型號為DP83848，SDR SDRAM芯片為Micron半導體公司生產(chǎn)的MT48LC16M16A2，FPGA芯片為CycloneIII系列的EP3C120F484C8，采用Modelsim SE 10.1a完成前期軟件仿真，在QurtusII自帶的嵌入式邏輯分析儀完成硬件仿真。測試結果仿真波形圖如圖4、5所示。

N1_RXD為網(wǎng)口接收數據，經(jīng)過(guò)系統對數據包的判定，該數據包是具有TS流幀結構的音視頻數據，UDP模塊輸出UDP數據與輸入數據完全一致，而非UDP模塊輸出為0，實(shí)現了音視頻數據的過(guò)濾和分流。

N1_RXD是整個(gè)系統最初網(wǎng)口輸入數據，dataout為系統輸出數據，dq是SDRAM雙向數據總線(xiàn)。由圖5可見(jiàn)，系統輸出數據與輸入數據一致，符合設計要求。其中輸出數據最后將導入SD卡，或直接在PC平臺上進(jìn)行各類(lèi)仿真處理。

4 結論

系統硬件測試結果表明，SDRAM突發(fā)存儲的操作特點(diǎn)能夠滿(mǎn)足對高速傳輸的大量音視頻數據的采集和實(shí)時(shí)處理，能夠實(shí)現系統對音視頻數據進(jìn)行識別過(guò)濾、采集、檢測以及存儲的需求，從而代替SIGNALTAPII完成對采集下來(lái)的數據進(jìn)行觀(guān)測和調試的功能，可靠性高，符合系統設計的要求。