如何簡(jiǎn)化FPGA測試和調試？

外部邏輯分析儀可解決更加廣泛的問(wèn)題

由于嵌入式邏輯分析儀方法存在的部分限制，許多FPGA設計人員已經(jīng)采用外部邏輯分析儀方法，來(lái)利用FPGA的靈活性和外部邏輯分析儀的處理能力，如泰克TLA系列邏輯分析儀。

在這種方法中，感興趣的內部信號路由到FPGA沒(méi)有使用的針腳上，然后連接到邏輯分析儀上，這種方法提供了非常深的內存，適合調試那種出現故障和實(shí)際導致該故障的原因在時(shí)間上相距很遠的問(wèn)題;對于需要采集大量數據進(jìn)行后期分析的設計人員也非常必要。另外它還可以把內部FPGA信號與電路系統中的其他活動(dòng)時(shí)間關(guān)聯(lián)起來(lái)。

與嵌入式邏輯分析儀方法一樣，也需要平衡許多矛盾。在針腳與內部資源上，外部邏輯分析儀方法采用非常少的邏輯資源，不使用FPGA內存資源。它釋放了這些資源，來(lái)實(shí)現所需功能?，F在的矛盾在于，必需增加專(zhuān)用于調試的部分針腳數量，而很明顯，設計要使用這些針腳。

在探測與工作模式問(wèn)題上，外部邏輯分析儀探測要比嵌入式邏輯分析儀方法要求的探測復雜一些。必需確定怎樣使用邏輯分析儀探頭探測FPGA內部信號，而不能使用電路板上已有的JTAG連接器。最簡(jiǎn)便的方式是在電路板中增加一個(gè)測試連接器，這可以簡(jiǎn)便地把FPGA信號與系統中的其他信號關(guān)聯(lián)起來(lái)。

在成本與靈活性問(wèn)題上，盡管外部邏輯分析儀的購買(mǎi)價(jià)格確實(shí)要高于嵌入式邏輯分析儀，但使用外部邏輯分析儀可以解決更加廣泛的問(wèn)題。邏輯分析儀不僅可以用于FPGA調試，還可以用來(lái)解決其他數字設計挑戰，它被公認為進(jìn)行通用數字系統硬件調試的最佳工具。外部邏輯分析儀能夠實(shí)現更加靈活的采集模式和觸發(fā)功能。通過(guò)外部邏輯分析儀，可以設置最多16個(gè)不同的觸發(fā)狀態(tài)(每一個(gè)狀態(tài)含高達16個(gè)條件判斷分支)，每一個(gè)通道提供256M的內存，并且可以在定時(shí)分析模式下以高達125ps的分辨率(8GHz采樣)捕獲數據。

選擇合適的FPGA調試方法

這兩種方法都可以使用，采用哪種方法要視具體情況而定。挑戰在于確定哪種方法更適合您的設計。

用戶(hù)可以問(wèn)自己預計有哪些問(wèn)題需要解決?如果您認為問(wèn)題僅限于FPGA內部的功能性，那么使用嵌入式邏輯分析儀可以提供要求的所有調試功能。但是，如果預計有更多的調試問(wèn)題，要求檢驗定時(shí)余量、把內部FPGA活動(dòng)與電路板上的其他活動(dòng)關(guān)聯(lián)起來(lái)，或要求更強大的觸發(fā)功能，那么使用外部邏輯分析儀更適合滿(mǎn)足調試需求。

當FPGA芯片針腳存在超過(guò)200M的高速總線(xiàn)，例如集成內存控制器的DDRI、DDRII內存總線(xiàn)，以及集成高SerDes的高速串行IO總線(xiàn)，信號完整性測試是保證設計成功的基礎。

用戶(hù)可能問(wèn)除狀態(tài)數據外，是否需要考察快速定時(shí)信息?外部邏輯分析儀允許以高達125ps的分辨率(8GS/s采樣)查看FPGA信號詳細的定時(shí)關(guān)系，這有助于檢驗設計中實(shí)際發(fā)生的事件，檢驗設計的定時(shí)余量。嵌入式邏輯分析儀只能捕獲與FPGA中已有的指定時(shí)鐘同步的數據。

需要捕獲多深的數據?外部邏輯分析儀提供的采集內存更深。一般在嵌入式邏輯分析儀中，最大取樣深度設為128Kb，這一數字受到器件限制。而在外部邏輯分析儀中，可以捕獲最多256Mb樣點(diǎn)。這有助于查看和分析更多的問(wèn)題及潛在原因，從而縮短調試時(shí)間。

設計中更多地受限于針腳還是受限于資源?使用嵌入式邏輯分析儀不要求任何額外的輸出針腳，但必須使用內部FPGA資源，實(shí)現邏輯分析儀功能。使用外部邏輯分析儀要求使用額外的輸出針腳，但使用內部FPGA資源的需求達到最小(或消除了這種需求)。