拉普拉斯算子的FPGA實(shí)現方法

2．2 卷積計算模塊
圖3是3×3圖像卷積運算的原理圖?？梢钥闯?，為了實(shí)現卷積運算需要做乘法和加法運算，如果直接采用分立的D觸發(fā)器和加法器以及乘法器來(lái)完成卷積運算，結構會(huì )很復雜。在此，采用宏功能模塊中的可編程乘加器模塊和可編程多路并行加法器模塊Parallel_add實(shí)現卷積運算，大大簡(jiǎn)化了設計。

使用可編程多路并行加法器Parallel_add宏功能模塊時(shí)，可以自由設計輸入數據位寬，累加數據個(gè)數，定義累加輸入數據類(lèi)型，定義時(shí)鐘控制端口，增加異步清零端口等，能快速便捷地生成所需的加法器模塊。為了實(shí)現卷積運算中的加權和運算，宏功能模塊生成的3個(gè)乘加器，每個(gè)乘加器包含3個(gè)乘法器和1個(gè)加法器，如圖4所示。圖像數據從dataa依次輸入，數據分別與固定的模板系數datab_0，datab_1，datab_2相乘。在該實(shí)驗中，使用Verilog HDL語(yǔ)言為各datab設值，各值分別對應模板中的權值，并將結果送給加法器完成加法運算。
當采用3個(gè)這樣類(lèi)似的Altmult_add模塊并聯(lián)時(shí)，便可實(shí)現Laplacian算子的運算。

完成圖像卷積后需要對結果進(jìn)行處理，以防止結果出現負值或超過(guò)255范圍。使用QuartusⅡ提供的Lpm_abs宏功能模塊計算絕對值，可以解決出現負值問(wèn)題，而對超過(guò)255的值則均設定為255。
另外，自定義模塊如圖5所示，將它存于自定義宏功能庫中，在以后的設計時(shí)，只需修改相關(guān)參數即可方便的調用。

2．3 實(shí)驗結果
圖6(a)為一幅256×256的原始圖像，(b)為采用Matlab的Laplacian算子進(jìn)行濾波的結果，(c)為采用本文設計的Laplacian算子得到的結果。比較圖6(b)和(c)可以看出，該硬件算法取得了較好的效果。

3 結 語(yǔ)
這里利用QuartusⅡ軟件提供的宏功能模塊，通過(guò)配置調用的宏功能模塊來(lái)實(shí)現Laplacian算子，該方法既避免了自己編寫(xiě)大量程序代碼的繁瑣，又獲得較好的實(shí)現結果。最后通過(guò)與Matlab仿真結果相比較，證明了該設計的有效性。該設計方法方便、快捷，可以推廣到其他類(lèi)型的模板設計中。