一種低壓低功耗襯底驅動(dòng)軌至軌運算放大器設計

　運算放大器是模擬集成電路中用途最廣、最基本的部件，可以用來(lái)實(shí)現放大、濾波等功能，在電子系統中有著(zhù)廣泛的應用。隨著(zhù)便攜式電子產(chǎn)品和超深亞微米集成電路技術(shù)的不斷發(fā)展，低電源電壓低功耗設計已成為現代CMOS運算放大器的發(fā)展趨勢。降低功耗最直接有效的方法是降低電源電壓[1]。然而電源電壓的降低，使得運算放大器的共模輸入范圍及輸出動(dòng)態(tài)范圍隨之也降低。同時(shí)，電路電源電壓的降低將受到MOSFET閾值電壓的限制。針對這一問(wèn)題，襯底驅動(dòng)軌至軌技術(shù)應運而生，不但有效地降低了MOSFET的閾值電壓，從而直接降低了電路的電源電壓，并且使共模輸入范圍能夠達到全擺幅。但是襯底驅動(dòng)MOSFET的輸入跨導小，輸入電容較大，從而限制了電路的最高工作頻率[2]。因此，襯底驅動(dòng)輸入級的引入，將不可避免地降低運放的第一級增益。為此，本文采用改進(jìn)型前饋式AB類(lèi)輸出級以增加有效輸入級跨導[3]，從而避免了襯底驅動(dòng)技術(shù)的缺點(diǎn)，使電路具有低壓低功耗高增益的特點(diǎn)。
　本文設計的電路，采用襯底驅動(dòng)技術(shù)，將電源電壓降至0.8 V，同時(shí)電路結合了恒定跨導控制電路和改進(jìn)型前饋式AB類(lèi)輸出級，能有效提高動(dòng)態(tài)范圍和響應速度，使電路輸入級和輸出級均達到軌至軌，非常適合低壓低功耗模擬集成電路應用。
1 電路實(shí)現
　襯底軌至軌運算放大器的實(shí)現如圖1所示。

1.1 放大器的輸入級
　為使運放的共模輸入在整個(gè)電源范圍內變化時(shí)電路都能正常工作，采用NMOS和PMOS并聯(lián)的互補差分對結構來(lái)實(shí)現輸入級的軌至軌。如圖1所示，輸入級M1～M4均采用襯底驅動(dòng)MOSFET。對于柵驅動(dòng)晶體管來(lái)說(shuō)，輸入級所需要的最小電源電壓為Vsup min=Vgsp+Vgsn+2Vdsat=2Vth+4Vdsat，而襯底驅動(dòng)差分對所需最小電源電壓為Vsup min=Vsbp+Vbsn+2Vdsat≈Vth+2Vdsat，因此襯底驅動(dòng)輸入級所需的最小電源電壓要低于傳統差分結構。同時(shí)由于襯底驅動(dòng)MOS管通常工作在耗盡區，其耗盡特性有利于實(shí)現低電源電壓下的軌至軌共模輸入范圍[4]。其中，Vgsp、Vgnp分別為PMOS和NMOS管的柵源電壓，Vdsat為MOS管的漏源飽和電壓，Vsbp、Vbsn分別為PMOS管和NMOS管的源襯電壓和襯源電壓，Vth為MOS管的開(kāi)啟電壓。
　典型的軌至軌運算放大器的總跨導在整個(gè)共模輸入變化范圍內變化近一倍?？鐚У淖兓瘞?lái)增益及單位增益帶寬的變化，也給運算放大器的頻率補償帶來(lái)很大困難。為此，本文采用冗余差分對(M1a～M4a)及反折式共源共柵求和電路來(lái)控制輸入級跨導以保持恒定。冗余管及求和電路均采用襯底驅動(dòng)MOSFET，以滿(mǎn)足低工作電壓要求。增加冗余管后的輸入級有一個(gè)顯著(zhù)的優(yōu)點(diǎn)，即為求和電路提供了恒定的輸出電流，從而有效地消除了輸入級跨導隨輸入電壓變化而對理想頻率補償產(chǎn)生的影響。求和電路采用襯底驅動(dòng)反折式共源共柵結構以增加共模輸入范圍，提高電源抑制比(PSRR)，同時(shí)增大電路的差動(dòng)增益，減小失調，實(shí)現低壓下的軌至軌特性。襯底驅動(dòng)MOSFET的主要缺點(diǎn)是輸入跨導小、輸入電容較大，導致MOSFET的特征頻率fT減小，從而限制了電路的最高工作頻率。因此，襯底驅動(dòng)輸入級的引入，將不可避免地降低運放的第一級增益(-gmbr0)[5]。本文采用改進(jìn)型前饋式AB類(lèi)輸出級以增加有效輸入級跨導，避免襯底驅動(dòng)技術(shù)的缺點(diǎn)。
1.2 放大器的輸出級
　在軌至軌運算放大器的設計中，為了充分發(fā)揮軌至軌運算放大器的特性，必須設計良好的輸出級。為了達到較高的轉換效率以及輸出全擺幅，軌至軌運算放大器的輸出級通常采用前饋式AB類(lèi)輸出級[3]。
本設計采用折疊共柵共源作為有源負載，并將其與前饋式AB類(lèi)輸出級相結合，在提高電壓增益、增加電壓輸出動(dòng)態(tài)范圍的同時(shí)，保證了在整個(gè)共模輸入電壓范圍內運算放大器的總電壓增益。但是這種傳統結構的缺點(diǎn)是，AB類(lèi)控制電路的偏置電流源和共源共柵負載成并列關(guān)系，從而降低了輸入級的輸出阻抗及增益。此外，電流源還會(huì )給運算放大器引入較大的噪聲和失調。因此采取了如下措施：
　(1)如圖1所示，M17、M18為輸出晶體管，M15、M16、M17、M21以及M13、M14、M18、M22分別構成兩個(gè)線(xiàn)性回路，控制輸出晶體管電流。M7、M8、M9、M10均采用襯底驅動(dòng)MOSFET以滿(mǎn)足低電源電壓需要。M21、M22為浮動(dòng)的AB類(lèi)控制電路，被嵌入共源共柵求和電路，其偏置由共源共柵結構提供，以減小傳統結構中偏置電流源引入的噪聲和失調。
　(2)前饋AB類(lèi)輸出級可以獲得較高的最大電流與靜態(tài)電流比，提高電源功耗的利用率。若將M17和M18的柵極分別偏置在接近VDD-Vth和VSS+Vth時(shí)，電壓的輸出動(dòng)態(tài)范圍可以達到VSS+Vdsat～VDD-Vdsat。這樣，M17和M18的靜態(tài)電流很小，會(huì )降低輸出級的速度。因此，應綜合考慮最大輸出電流、靜態(tài)功耗、頻響性能和電路面積之間的折衷。在此電路中，采用M21和M22作為固定輸出管柵極間電壓的電路，比采用電阻更節省電路面積，同時(shí)，具有降低該柵間電壓對工藝、電源的敏感性等優(yōu)點(diǎn)。
　(3)在共源共柵結構的另一條支路加入具有與AB類(lèi)控制電路相同結構的浮動(dòng)電流源M19、M20，它通過(guò)共源共柵電流鏡可為AB類(lèi)控制電路提供穩定的偏置，以減小共模輸入電壓變化對AB類(lèi)輸出級的影響。
本文設計的運算放大器MOS管尺寸如表1所示。

2 仿真結果
　基于PTM 0.18 μm CMOS工藝的BSIM3模型，采用Hspice對襯底驅動(dòng)軌至軌運放的特性進(jìn)行仿真。冗余差分輸入信號取0.4 V。圖2為輸入共模電壓范圍曲線(xiàn)，轉移曲線(xiàn)斜率約為1的線(xiàn)性部分即為輸入共模電壓范圍。從圖2可測出共模輸入電壓范圍為-0.36 V～0.39 V，達到了軌至軌輸入。