高性能片內集成CMOS線(xiàn)性穩壓器設計
加入技術(shù)交流群
設計可從輸出壓降VDROP和最大負載電流開(kāi)始，并由此定義功率管的參數，再定義微分器參數，然后確定差分運放的參數，最后選擇補償電容Cf3。圖5給出了三種負載條件下的電路Spice仿真結果，在溫度-25度到75度范圍內，無(wú)偏外電容線(xiàn)性穩壓器的環(huán)路增益帶寬大于1MHz條件下，其相位裕度可超過(guò)50度。而對于較小的負載電容．環(huán)路的單位增益帶寬與電路的穩定性都將得到提高。本文引用地址：http://dyxdggzs.com/article/181155.htm
3 仿真結果分析
整個(gè)LDO的設計可采用SMIC 0．13μm CMOS工藝實(shí)現。面積為0．22 mm2，靜態(tài)電流為300μA，片內電容為100 pF，版圖的大部分面積為片內電容和功率管。在負載瞬態(tài)電流從0～50 mA變化，且電流上升下降時(shí)間為1 μs的條件下，就會(huì )出現圖6所示的仿真結果。
由圖6可見(jiàn)，當負載電流從0～50 mA瞬態(tài)變化時(shí)，輸出電壓紋波分別為84 mV和59mV，鎖定時(shí)間大約為4μs。當負載電流從10~50 mA瞬態(tài)變化時(shí)，輸出紋波小于20 mV。穩壓器的開(kāi)啟時(shí)間小于1O μs。而在負載為電流為10 mA，電源上加輸入正弦信號時(shí)，其線(xiàn)性穩壓器的電源抑制比(PSRR)為100 kHz頻率下為－50 dB，在1 kHz頻率下為－53 dB。
4 結束語(yǔ)
仿真結果表明，本文所提的無(wú)片外電容線(xiàn)性穩壓器在犧牲了一部分靜態(tài)功耗的情況下，可在同類(lèi)產(chǎn)品中表現出良好的瞬態(tài)響應和穩定性，且其片內電容可以隨著(zhù)負載電容的增大而減小。因此，在保證環(huán)路穩定性的條件下，負載電容可以在一個(gè)較大范圍內變化。本文所提出的無(wú)片外電容線(xiàn)性穩壓器可以簡(jiǎn)化和降低測試板和封裝的設計與成本。故可廣泛應用于片上系統的設計。
評論