PCB板時(shí)鐘電路的電磁兼容設計

摘要：為了研究PCB集成電路板中時(shí)鐘引起的電磁兼容問(wèn)題，采用了仿真數值計算的方法，對時(shí)鐘電路的電磁兼容設計時(shí)幾種主要影響因素進(jìn)行分析研究，確定了在PCB集成電路板設計時(shí)的時(shí)鐘選擇原則，以及時(shí)鐘電路電磁兼容設計時(shí)的具體對象和內容，通過(guò)優(yōu)化時(shí)鐘設計的布局和布線(xiàn)來(lái)達到提高了PCB板電磁兼容設計。最后提出了可以有效切斷PCB板上時(shí)鐘干擾傳播途徑的幾種措施，為工程技術(shù)人員提供一種解決相關(guān)問(wèn)題的思路。
關(guān)鍵詞：PCB板；時(shí)鐘信號；電磁兼容設計；仿真數值計算

0 引言
眾所周知，電磁兼容的3要素是電磁干擾源、被干擾對象和傳播電磁干擾的途徑。PCB板上安裝的時(shí)鐘信號是一種引起PCB板電磁兼容問(wèn)題的常見(jiàn)而又非常重要的輻射源。盡管時(shí)鐘信號與其他數據信號、控制信號的邏輯電平一般都是一樣的，翻轉速率一般也沒(méi)有太大的差別(大多數總線(xiàn)數據率與時(shí)鐘信號翻轉速率之比是1：1或者1：2)，但由于時(shí)鐘信號之所以更容易接近或者超過(guò)輻射發(fā)射的限值，主要原因是時(shí)鐘信號是比較嚴格的周期信號，其在頻域的能量主要集中在某些頻點(diǎn)上，而數據信號是非周期信號，在頻域上的能量也是比較分散的。因此，良好的時(shí)鐘電路設計是PCB板的電磁兼容設計的關(guān)鍵。

1 時(shí)鐘信號的頻譜
根據傅里葉展開(kāi)可以得到，一個(gè)幅度為A，周期為T(mén)，脈沖寬度為t0，上升下降時(shí)間為tr的梯形時(shí)鐘波形，其在n次諧波處的諧波分量為：

式中C(n)為n次諧波處的諧波分量，單位：V或dBμV。
從上面梯形時(shí)鐘波形的傅里葉級數可以看出，影響時(shí)鐘信號輻射強度的因素有時(shí)鐘波形的幅度A、占空比(t0+tr)／T、時(shí)鐘周期T(或者時(shí)鐘頻率f)、以及時(shí)鐘波形的上升時(shí)間和下降時(shí)間。其中時(shí)鐘信號的幅度與其產(chǎn)生的干擾直接線(xiàn)性相關(guān)，上升時(shí)間和下降時(shí)間對時(shí)鐘高次諧波的影響至關(guān)重要。

2 時(shí)鐘頻譜的影響因素
2．1 時(shí)鐘上升時(shí)間對輻射的影響
假設有2個(gè)時(shí)鐘信號，幅度都為1 V，頻率都為50 MHz，上升時(shí)間分別為2 ns和4 ns。根據上面的傅里葉變換可以得到2個(gè)時(shí)鐘信號的頻譜分布，如圖1所示。