支持ONFI同步模式的NAND Flash控制器設計

當NAND Flash工作于同步接口模式時(shí)，接口I／O數據為DDR形式，讀寫(xiě)操作時(shí)序見(jiàn)圖5，可以發(fā)現它非常類(lèi)似于DDR SDRAM的時(shí)序，其中DQ[7：0]為數據，DQS為數據選通信號，其基本思想就是將兩組持續時(shí)間為一個(gè)時(shí)鐘周期的數據合并，使得在傳輸過(guò)程中一個(gè)時(shí)鐘周期的上升沿和下降沿都能傳輸數據，從而獲得傳輸速度的倍增。

DQ和DQS均為雙向驅動(dòng)信號，當進(jìn)行寫(xiě)操作時(shí)，由控制器進(jìn)行驅動(dòng)，當進(jìn)行讀操作時(shí)，由Flash芯片內部進(jìn)行驅動(dòng)，本文雙向信號采用圖6方法實(shí)現，該結構需要置于整個(gè)設計的頂層，從而利于綜合的進(jìn)行。

DQ與DQS信號間的相位關(guān)系對DDR接口非常重要。當對NAND Flash進(jìn)行寫(xiě)操作時(shí)，控制器必須產(chǎn)生一個(gè)與DQ數據信號中心對齊的DQS信號，所用發(fā)送端口電路如圖7所示，CLKS為同步接口模式下系統的整體時(shí)鐘。通過(guò)多路選擇器實(shí)現16bit數據DATA_O轉兩組8bit數據DQ_O輸出。CL-KS為高時(shí)對應DATA_O的高8bit數據，CLKS為低時(shí)對應DATA_O的低8bit數據，最后將CLKS進(jìn)行移相作為DQS_O選通信號輸出。

當從Flash存儲器件讀取的時(shí)候，Flash輸出的DOS信號是與DQ信號邊沿對齊的，需要對接收到的DQS信號進(jìn)行相移使之與DQ信號中心對齊，以采到準確的數據。圖8是DQS移相后與DQ中心對齊的實(shí)際仿真波形圖。所用讀接口結構如圖9所示，首先將DQS_I選通信號進(jìn)行移相，然后通過(guò)兩組分別為上升沿觸發(fā)和下降沿觸發(fā)的寄存器采樣與DQS_I上升沿和下降沿對齊的兩組8bit數據DQ_I，并通過(guò)一組同樣是上升沿觸發(fā)的寄存器將這兩組8bit數據合并成16bit數據。

實(shí)現讀寫(xiě)操作的電路中都使用了DELAY單元，以達到移相的目的，DELAY單元可以由兩種方法實(shí)現：DLL和延遲線(xiàn)。將相移定為90°，是假設DQ和DQS是理想的源同步接口，并假定DQ和DQS經(jīng)過(guò)芯片內部延時(shí)、PCB板上延時(shí)及pin腳延時(shí)是相同的，這樣能得到最理想的數據窗口。