基于PCI總線(xiàn)數字信號處理機的硬件設計

摘要：本文介紹了基于PCI總線(xiàn)的DSP數字信號處理板的硬件結構，并具體的討論了它在設計中的應用方法。
 
關(guān)鍵詞：PCI總線(xiàn)，DSP, PCI9054。
 
引言 

以INTEL公司為主推出的PCI總線(xiàn)規范。采用PCI總線(xiàn)設備所具有的配置空間以及PCI總線(xiàn)通過(guò)橋接電路與CPU相連的技術(shù)使PCI總線(xiàn)具有廣泛的適應性，同時(shí)能滿(mǎn)足高速設備的要求。 

另一方面，DSP的發(fā)展也異常迅速。ADI公司于2001年發(fā)布了其高性能TigerSHARC系列DSP的新成員，采用這樣系列的芯片，可研制出處理能力更強，體積更小，開(kāi)發(fā)成本更低，性?xún)r(jià)比更高的信號處理機。并廣泛地應用于信號處理、通信、語(yǔ)音、圖像和軍事等各個(gè)領(lǐng)域。

TS101S介紹

本系統采用美國ADI公司的高性能TigerSHARC 101S作為主處理器，簡(jiǎn)稱(chēng)TS101S。ADSP TS101S處理支持32bit和64bit浮點(diǎn)，以及8、16、32和64bit定點(diǎn)處理。它的靜態(tài)超量結構使DSP每周期能執行多達4條指令，進(jìn)行24個(gè)16bit定點(diǎn)運算和6個(gè)浮點(diǎn)運算。其內部有三條相互獨立的128bit寬度和內部數據總線(xiàn)，每條連接三個(gè)2Mbit內部存儲塊中的一個(gè)，提供4字的數據、指令及I/O訪(fǎng)問(wèn)和14.4Gbyte/S的內部存儲帶寬。以300MHZ時(shí)鐘運行時(shí)，其內核指令周期為3.3ns。在發(fā)揮其單指令多數據特點(diǎn)后，ADSP TS101S可以提供每秒24億次40bitMAC運算或6億次80bitMAC運算。以300MHz時(shí)鐘運行時(shí)，完成1024點(diǎn)復數FFT（基2）時(shí)間僅32.78us。1024點(diǎn)輸入50抽頭FIR需91.67us。
ADSP TS101S有強大的鏈路口傳輸功能，每個(gè)鏈路口傳輸速度已達到250Mbyte/S?？偟逆溌窋祿蔬_1Gbyte/S（4個(gè)鏈路口），已經(jīng)超過(guò)了外部口的傳輸速率（800Mbyte/S）。

信號處理機的硬件結構

系統結構主要包括A/D轉換、數據存儲、邏輯控制，時(shí)鐘分配和數據傳輸五大模塊。以DSP為核心處理單元的信號處理機是以PCI插卡的形式直接插入計算機的PCI總線(xiàn)插槽中。信號處理機通過(guò)PCI接口芯片與PCI總線(xiàn)連接，其功能是實(shí)現PC機與信號處理機之間數據傳輸和存儲。其系統結構圖如圖1：

 
                               圖1系統結構圖

其中A/D轉換器采用AD公司16位高精度A/D芯片AD976ARS，它是采用電荷重分布技術(shù)的逐次逼近型模數轉換器，器結構比傳統逼近型ADC簡(jiǎn)單，且不再需要完整的模數轉換器作為核心。AD976ARS具有以下特點(diǎn)：
*它是16位的高精度A/D，可以做到16位不失碼。
*帶有高速并行接口。
*轉換速度為200ksps。
*可選內部或外部的2.5V參考電源。
*帶有片上時(shí)鐘。

可直接接運放AD8033輸出，其中AD8033是低功耗、高精度的運放，這里接成跟隨器模式。轉換時(shí)鐘由CPLD給出(R/C)信號，CPLD轉接DSP1的TMR0E，并倒相后形成R/C信號，這樣，數據采集的周期由DSP的定時(shí)器控制，可以實(shí)現周期可調的。又將AD976AARS的BUSY信號引入到CPLD，用于鎖存A/D轉換數據。運放與A/D的電路結構如圖2：
 
                       
系統采用1片CPLD（EMP3256）作A/D轉換輸入數據鎖存、產(chǎn)生DSP所需的復位信號等。同時(shí)，CPLD還要完成PCI橋的一些控制信號的生成、轉接。實(shí)際上也就是作為PCI局部總線(xiàn)的仲裁器，它對PCI接口芯片和DSP提出的占用局部總線(xiàn)的請求進(jìn)行仲裁，協(xié)調它們之間的邏輯關(guān)系，使局部總線(xiàn)上的操作順利進(jìn)行。系統還采用了兩片16K