RocketIO收發(fā)器實(shí)現高速通信

引 言

目前，多數計算機、嵌入式處理設備和通信設備都采用并行總線(xiàn)，但隨著(zhù)芯片性能不斷提升和系統越來(lái)越復雜，數據傳輸帶寬已成為提高系統性能的瓶頸。雖然增大并行總線(xiàn)寬度可以提高芯片與芯片之間、背板與背板之間的數據吞吐量，但是數據線(xiàn)的增多和傳輸速率的加快會(huì )使PCB布線(xiàn)的難度提高，并且增加了信號延時(shí)和時(shí)鐘相位偏移。高速串行互連技術(shù)成為提高數據傳輸帶寬的有效解決途徑。

新的串行總線(xiàn)技術(shù)不斷涌現，如新推出的串行總線(xiàn)標準有PCI-express、RapidI()、10Gigabit Ethernet Attachment Unit Interface(XAUI)、HyperTransport、Infini-Band、SATA等。新標準的快速發(fā)展及網(wǎng)絡(luò )與通信領(lǐng)域不斷增強的數字統一趨勢，對系統設計人員橋接這些標準和適應不斷演化的標準提出了新的挑戰，需要具有新一代系統集成和靈活性的可編程解決方案。Xilinx公司的Vir-tex-4 FX系列FPGA芯片內置了RocketIO收發(fā)器，能夠提供622 Mb／s～6.5 Gb／s的數據傳輸速率，并且支持多種高速串行通信協(xié)議，可以幫助設計人員方便、靈活、可靠地實(shí)現高速通信。

1 設計要素

1.1 時(shí) 鐘

在Virtex-4 FX系列FPGA中每個(gè)RocketIO Multi-Gigabit Transceiver(MGT)有多個(gè)時(shí)鐘輸入。其中，參考時(shí)鐘有3種，根據不同的傳輸速率選擇不同的參考時(shí)鐘。GREFCLK適用于單個(gè)MGT組且數據傳輸率低于1 Gb／s的情況。REFCLK1和REFCLK2一般用于數據傳輸率高于1 Gb／s、低于6.5 Gb／s的情況。

時(shí)鐘精度和時(shí)鐘抖動(dòng)是評價(jià)時(shí)鐘質(zhì)量的兩個(gè)重要指標。MGT模塊要求高精度的參考時(shí)鐘，MGT要求的時(shí)鐘精度為±350×10-6，MGT可容忍的輸入參考時(shí)鐘抖動(dòng)公差最大為40 ps，所以從DCM中出來(lái)的時(shí)鐘(大于±100ps)不能夠作為MGT的參考時(shí)鐘輸入。MGT的時(shí)鐘一般采用以下方案解決：從片外輸入的差分時(shí)鐘必須經(jīng)過(guò)RocketIO模塊指定的差分時(shí)鐘引腳接入，然后經(jīng)過(guò)Rock-etIO模塊中的時(shí)鐘管理模塊GTllCLK_MGT轉化成單端時(shí)鐘，送到REFCLK1或REFCLK2作為MGT的參考時(shí)鐘。

MGT模塊的輸出時(shí)鐘TXOUTCLK1、TXOUT-CLK2、RXRECCLK1、RXRECCLK2可以作為4個(gè)用戶(hù)使用的時(shí)鐘TXUSRCLK、TXUSRCLK2、RXUSRCLK、RX-USRCLK2的時(shí)鐘源；也可以作為DCM模塊的輸入，從而生成用戶(hù)所需的特定頻率的時(shí)鐘，提供給系統其他模塊使用。參考時(shí)鐘的頻率由串行傳輸速率和時(shí)鐘參數設置來(lái)決定。表1是該實(shí)驗中關(guān)于時(shí)鐘參數的設置。

1.2 復 位

MGT模塊中的復位分為發(fā)送部分的復位和接收部分的復位。發(fā)送部分的復位主要包括TXPMARESET和TXPCSRESET；接收部分的復位主要包括RXPMARE-SET和RXPCSRESET。TXPMARESET復位用于復位PMA和重新初始化PMA功能。其引腳電平為高時(shí)，復位PLL控制邏輯和內部的PMA分頻器，同時(shí)也使發(fā)送器PLL LOCK信號為低并且迫使TX PLL進(jìn)行校驗。TXP-MARESET引腳電平為高至少要持續3個(gè)USRCLK時(shí)鐘周期。

當TXPCSRESET引腳電平為高時(shí)，TX PCS模塊被復位。TX PCS模塊包括：TX Fabric接口，8B／10B編碼器，10GBASE-R編碼器，TX緩沖器，64B／66B擾碼器和10GBASE-R自適應同步器。TXPCSRESET復位與TXPMARESET復位是相互獨立，互不影響的。

TXPCSRESET復位的要求如下：

①在TXPCSRESET復位時(shí)，TXUSRCLK和PCS的TXCLK時(shí)鐘必須已經(jīng)保持穩定，以便初始化發(fā)送緩沖器。

②TXPCSRESET引腳電平為高，至少要持續3個(gè)TXUSRCLK或TXUSRCLK2時(shí)鐘周期。

③在TXPCSRESET復位結束后，TX PCS模塊至少需要5個(gè)時(shí)鐘周期(以TXUSRCLK或TXUSRCLK2中最長(cháng)的時(shí)鐘周期為準)來(lái)完成各個(gè)子模塊的復位。

圖1是發(fā)送部分的復位時(shí)序圖。接收部分的復位時(shí)序圖和復位要求與接收部分類(lèi)似，請參見(jiàn)Xilinx公司技術(shù)文檔ug076.pdf。

2 MGT的模塊及原理介紹

發(fā)送的并行數據經(jīng)過(guò)8B／10B編碼后，寫(xiě)入發(fā)送端FIFO，然后轉換成串行差分數據發(fā)送出去。接收端接收到的串行差分信號首先經(jīng)過(guò)接收端緩沖，然后經(jīng)過(guò)串并轉化器轉換成并行數據，再經(jīng)過(guò)8B／10B解碼，寫(xiě)入彈性緩沖，最后并行輸出。

2.1 8B／10B編解碼器

8B／10B編碼機制是由IBM公司開(kāi)發(fā)的，已經(jīng)被廣泛采用。它是一種數值查找類(lèi)型的編碼機制，可將8位的字符轉化為10位字符。轉化后的字符可以保證有足夠的跳變用于時(shí)鐘恢復。8B／10B編碼具有“0”和“1”出現的概率相等，直流基線(xiàn)漂移小，低頻分量小，功率譜帶寬較窄，抖動(dòng)小，以及能夠檢測輸入數據中的錯誤等許多優(yōu)點(diǎn)。