RocketIO收發(fā)器實(shí)現高速通信

8B／10B編碼可以分為256個(gè)數據字符和12個(gè)控制字符。數據字符，標為D，用于傳輸數據；控制字符，標為K，用于傳輸控制序列。12個(gè)控制字符用于對齊、控制，以及將帶寬劃分為子通道。

2.2 comma字符檢測和對齊

Virtex-4 RrocketIO有可編程的逗號檢測，以便于實(shí)現10位字符的各種通信協(xié)議和檢測，通過(guò)對MCOMMA_10B_VALUE、DEC_MCOMMA_DETECT、PCOMMA_10B_VALUE、DEC_PCOMMA_DETECT和COMMA_10B_MASK這些參數的設置，可以實(shí)現任意的8位或10位符號檢測。

接收器在輸入數據流中掃描搜尋comma字符。如果找到，解串器就調整序列邊界以匹配檢測到的comma字符序列，且掃描是連續進(jìn)行的。一旦對齊確定，所有后續comma字符的對齊均已確定。在任意的序列組合里，comma字符序列必須是唯一的。常用的K字符是12個(gè)K字符中的一個(gè)或多個(gè)。由于K28.1、K28.5、K28.7這些字符的頭7位都是1100000，這種比特序列模式只可以在這些控制字符中出現，因此，這些控制字符是非常理想的對齊序列。

2.3 時(shí)鐘修正

在時(shí)鐘／數據恢復電路的作用下，從接收的串行數據流中解出時(shí)鐘的頻率和相位，一般將它的20分頻時(shí)鐘作為恢復時(shí)鐘。在恢復時(shí)鐘作用下從串行數據經(jīng)過(guò)解串器產(chǎn)生并行數據作為8B／10B譯碼的輸入，譯碼后的數據進(jìn)入16×52位的接收緩沖器。輸入緩沖器的輸人數據速率是由PCS RXCLK的頻率決定的，而從緩沖器讀取端輸出的數據速率是由RXUSRCLK的頻率決定的。由于兩個(gè)時(shí)鐘會(huì )有差異，所以需要進(jìn)行時(shí)鐘修正。

時(shí)鐘修正的基本原理是：在發(fā)送端，當數據發(fā)送了一定的字節或數個(gè)數據包后，通過(guò)插入和發(fā)送一些特定的字節修正字符；在接收端，當接收到這些字符后會(huì )自動(dòng)地丟棄或者重復來(lái)補償時(shí)鐘的差異。時(shí)鐘修正的核心工作是在比特流中搜尋特定的字符序列。

3 MGT的測試與驗證

本實(shí)驗是在XilinX公司的ML405評估板上進(jìn)行的，使用2個(gè)MGT。其中，MGT1用來(lái)發(fā)送數據(通過(guò)mgt1_tx_n和mgt1_tx_p這對差分線(xiàn))，MGT0用于接收數據(通過(guò)mgt0_tx_n和mgt0_tx_p這對差分線(xiàn))。使用串行ATA電纜(長(cháng)約100 cm)將它們連接起來(lái)形成一個(gè)大環(huán)路，進(jìn)行數據讀回測試。MGT驗證實(shí)驗的硬件框圖如圖2所示。

其中，gtll_init_tx模塊產(chǎn)生tx―pmareset、tx_pcsreset復位信號以及frame―gen模塊的復位信號；frame―gen模塊產(chǎn)生帶有comma字符的數據流，每次發(fā)送的數據位寬為32位；gtll_init_rx模塊產(chǎn)生rx_pmareset、rx_pcsreset復位信號以及frame_check模塊的復位信號；frame_check模塊用來(lái)將發(fā)送的數據與實(shí)際接收到的來(lái)自于MGT0的并行輸出端口的數據進(jìn)行比較，如果檢測到不一致，則frame_check模塊的ERR_COUNT計數器就加1，通過(guò)讀取該計數器的值和記錄MGT工作的時(shí)間就可以計算出該系統中MGT的錯誤率。

假設MGT的錯誤率為δ，MGT的數據傳輸率為μ，MGT傳輸數據的有效時(shí)間為τ，ERR_COUNT計數器的計數值為E，則有：

實(shí)驗中測得，E=319，τ=3 600s，μ=3 Gb／s。將上述數值代入式(1)，求得δ=2.957×10-11。通過(guò)取不同的時(shí)間τ，每個(gè)τ對應做多次實(shí)驗，可以得到δ的范圍為[2.752×10-11，3.168×10-11]。通過(guò)該實(shí)驗可以發(fā)現具M(jìn)GT的可靠性比較高，可以滿(mǎn)足我們的工程需求，具有很高的實(shí)際使用價(jià)值。

結 語(yǔ)

目前，系統對數據傳輸率的要求越來(lái)越高，高速串行互連技術(shù)由于將時(shí)鐘與數據合并進(jìn)行傳輸，從而解決了高速并行數據傳輸過(guò)程中時(shí)鐘和數據的抖動(dòng)問(wèn)題，提高了數據傳輸速率，降低了設計復雜性和成本，減少了引腳數量和PC板面積。Xilinx公司的Virtex-4 FX系列FPGA器件中所提供的用于實(shí)現高速串行互連的RocketIO IP核，具有使用方便、配置靈活、集成度高等優(yōu)點(diǎn)，將它用于解決高速串行數據傳輸問(wèn)題，既簡(jiǎn)化了設計，又提高了系統的集成度和可靠性，有很好的應用前景。