SoC設計中的片上通信體系結構研究
圖1中,進(jìn)行數據報文交換的是交叉開(kāi)關(guān)。如果在SoC中僅有一個(gè)或兩個(gè)DSP,該交叉開(kāi)關(guān)可以有2M個(gè)端口;而如果存在一個(gè)處理器(DSP)陣列,則該交叉開(kāi)關(guān)可以有2M+1個(gè)端口,以便于二維網(wǎng)格的擴展。圖1中的MUX單元可以采用選通器,如圖2所示。本文引用地址:http://dyxdggzs.com/article/157785.htm
目前已經(jīng)完成對仲裁器、接口單元和片上交叉開(kāi)關(guān)進(jìn)行Verilog的RTL代碼編寫(xiě),在Cadence的仿真環(huán)境下進(jìn)行了功能驗證。下一步將針對TSMC的180 nm低功耗標準單元庫進(jìn)行邏輯綜合,在Cadence的仿真環(huán)境下得到面積、功耗和主頻等性能參數,并完成對上述片上通信結構后端的設計和評估。
3 結 語(yǔ)
經(jīng)驗證,該片上通信的優(yōu)化體系結構既保留了片上共享總線(xiàn)的面積小的優(yōu)點(diǎn),又具有片上網(wǎng)絡(luò )的并行通信的優(yōu)點(diǎn)。目前,具有優(yōu)化體系結構的片上通信IP核,已經(jīng)應用于實(shí)際的SoC設計中。將來(lái),該研究結果在我國已發(fā)展或將要發(fā)展的高清晰度數字電視處理器SoC芯片、3G無(wú)線(xiàn)移動(dòng)終端基帶SoC芯片和其他SoC芯片的設計中,都會(huì )具有重要的實(shí)際應用意義。
評論