基于A(yíng)ltera FPGA的千兆以太網(wǎng)實(shí)現方案
加入技術(shù)交流群
1 引言
本文引用地址：http://dyxdggzs.com/article/156774.htm在系統設備不斷向小型化、集成化、網(wǎng)絡(luò )化發(fā)展的今天，嵌入式開(kāi)發(fā)成為新技術(shù)發(fā)展的最前沿，改變著(zhù)系統的整體結構。FPGA由于其自身特點(diǎn)，成為嵌入式開(kāi)發(fā)的最佳平臺。Altera公司結合其最新一代高端器件推出了全新的嵌入式開(kāi)發(fā)系統，能夠實(shí)現軟核niosII 32位處理器為核心的嵌入式開(kāi)發(fā)系統。
在CvcloneII中，A1tera集成了完整的千兆以太網(wǎng)硬核，硬核包括MAC模塊以及可選擇的物理層PCS模塊和PMA模塊，其中MAC模塊支持l0／100／1000 Mb/s。Altera的SOPCBuilder工具提供快速搭建SOPC系統的能力，這種架構可以包含一個(gè)或多個(gè)CPU，提供存儲器接口，外圍設備和系統互連邏輯的復雜系統。
以太網(wǎng)技術(shù)是當今應用廣泛的網(wǎng)絡(luò )技術(shù)，千兆以太網(wǎng)技術(shù)繼承了以往以太網(wǎng)技術(shù)的許多優(yōu)點(diǎn)，同時(shí)又具有諸多新特性，例如傳輸介質(zhì)包括光纖和銅纜，使用8B/10B的編解碼方案，采用載波擴展和分組突發(fā)技術(shù)等。正是因為具有良好的繼承性和許多優(yōu)秀的新特性，千兆以太網(wǎng)已經(jīng)成為目前局域網(wǎng)的主流解決方案。
千兆以太網(wǎng)利用原以太網(wǎng)標準所規定的全部技術(shù)規范，其中包括CSMA／CD協(xié)議、以太網(wǎng)幀、全雙工、流量控制以及IEEE 802．3標準中所定義的管理對象。千兆以太網(wǎng)的關(guān)鍵技術(shù)是千兆以太網(wǎng)的MAC層和以太網(wǎng)接口的實(shí)現。隨著(zhù)多媒體應用的普及，干兆以太網(wǎng)必然得到廣泛應用。
3．1 IP核的支持
Altera提供了可參數化的千兆以太網(wǎng)megacore解決方案。該方案可在A(yíng)ltera的Arria GX，CycloneII，CycloneIII系列FPGA上工作，可配置使其包含MAC，PCS，PMA模塊中的一種或多種，配置選擇及相應的接口標準。
千兆以太網(wǎng)IP核的功能描述如下：
(1)支持IEEE 802.3標準。
(2)10/100/1 000 Mb，s以太網(wǎng)媒體訪(fǎng)問(wèn)控制支持半雙工和全雙工工作模式。
(3)多通道MAC，支持最多24端口。
(4)以太網(wǎng)物理層編碼子層1000BASE一X／SGMII標準的自協(xié)商。
(5)接口使用方便。
對于千兆以太網(wǎng)控制器的實(shí)現，采用表第l行的配置。吉比特級以太網(wǎng)媒體控制器核(GEMAC)是針對1 Gb／s以太網(wǎng)媒體訪(fǎng)問(wèn)控制器功能的可參數化的megacore解決方案。
3．2 基于FPGA的千兆以太網(wǎng)MAC控制器實(shí)現方案
3．2．1 整體設計方案
以太網(wǎng)控制器的FPGA設計工作包括以太網(wǎng)MAC子層的FPGA設計，MAC子層與上層協(xié)議的接口設計以及MAC與物理層(PHY)的GMII接口設計。該以太網(wǎng)控制器的總體結構設計框圖如圖1所示，整個(gè)系統分為MAC模塊，主機接口模塊和管理數據輸入輸出模塊。其中，MAC模塊主要執行在全雙工模式下的流量控制，MAC幀實(shí)現發(fā)送和接收功能，其主要操作有MAC幀的封裝與解包以及錯誤檢測，直接提供了到外部物理層器件的并行數據接口，物理層處理直接利用商用千兆PHY器件，主要開(kāi)發(fā)集中在MAC控制器的研究。
管理數據輸入輸出模塊提供了標準的IEEE802.3介質(zhì)獨立接口，可用于連接以太網(wǎng)的鏈路層和物理層。主機接口則提供以太網(wǎng)控制器與上層協(xié)議(如TCP／IP協(xié)議)之間的接口，用于數據的發(fā)送、接收以及對控制器內各種寄存器的設置。
評論