<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 手機與無(wú)線(xiàn)通信 > 設計應用 > 基于NlOSII處理器的IEEE-1394 b雙向數據傳輸系統

基于NlOSII處理器的IEEE-1394 b雙向數據傳輸系統

作者: 時(shí)間:2011-03-21 來(lái)源:網(wǎng)絡(luò ) 收藏

(2)1394設備發(fā)起的異步傳輸。
同樣,由1394設備發(fā)起的異步傳輸即由1394設備發(fā)出異步傳輸請求,主機進(jìn)行響應。因此,這一部分主要是異步請求包的發(fā)送以及異步響應包的接收,其工作流程如圖3所示。這時(shí)會(huì )產(chǎn)生異步請求輸出DMA中斷,這可由鏈路層芯片中斷寄存器的reqTxComplete位表征。1394設備接收到主機發(fā)來(lái)的異步響應包后,會(huì )產(chǎn)生異步接收響應中斷,這可通過(guò)鏈路層芯片中斷寄存器得知。另外,發(fā)送出去的請求包也將被暫時(shí)存放在內存中,以便與返回的響應包對應。

本文引用地址:http://dyxdggzs.com/article/156565.htm

c.jpg


(3)等時(shí)傳輸。
等時(shí)傳輸主要實(shí)現的功能是通過(guò)1394設備將外部的視頻等時(shí)傳輸到主機進(jìn)行實(shí)時(shí)顯示。外部視頻與FPGA的SPI接口相連,FPGA把接收到的緩存在SRAM中,等時(shí)傳輸時(shí),FPGA讀取SRAM中的數據,生成等時(shí)數據包。這一部分的主要工作就是等時(shí)數據包的發(fā)送,其工作流程如圖4所示。

d.jpg



4 測試結果分析
為了測試系統性能,進(jìn)行了最快傳輸速度測試。設置總線(xiàn)傳輸速度為800Mb·s-1,根據1394總線(xiàn)協(xié)議的規定,每個(gè)數據包最大為4 096 bit。理論上一個(gè)傳輸周期125μs傳送一個(gè)數據包,因此每秒最多傳輸數據31.25 Mb,轉換為比特率,最大傳輸速度為250 Mb·s-1。實(shí)測的最快傳輸速度可達227 Mb·s-1,相對于1394a理論上的最大速度125 Mb·s-1提高了較多,因此該系統在傳輸速度上具有較大優(yōu)勢。同時(shí),主機端實(shí)時(shí)顯示的視頻實(shí)時(shí)性和可靠性也較好。

5 結束語(yǔ)
本系統,采用800 Mb·s-1的總線(xiàn)傳輸速率,利用FPGA內嵌的NIOSII作為控制核心,實(shí)現了傳輸,用異步傳輸方式傳輸主機端指令和攝像頭方位及狀態(tài)信息,用等時(shí)傳輸方式將攝像頭數據傳輸到主機端進(jìn)行實(shí)時(shí)顯示。實(shí)驗表明,相對于1394a,該方案具有高速通信、可靠性高、實(shí)時(shí)性強等優(yōu)點(diǎn),達到了預定目標,運行良好。本系統研究的是1394設備與主機間的通信,在此基礎上還可以研究在脫離
計算機的環(huán)境下,兩個(gè)1394設備間的通信傳輸以及多個(gè)設備的組網(wǎng)傳輸。


上一頁(yè) 1 2 3 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>