一款用DSP+FPGA實(shí)現的數字相關(guān)器
加入技術(shù)交流群
特點(diǎn)，互相關(guān)值很小。由上式可見(jiàn)，第二項是影響誤判的主要因素，此處對于誤碼率的討論不同于一般意義的QPSK+擴頻方式，因此將采用仿真的方式對誤碼率進(jìn)行討論。
利用計算機仿真，可得到高斯噪聲下的誤碼率曲線(xiàn)如圖2 所示。從仿真結果看，當SNR ≥- 20 dB 時(shí)，滿(mǎn)足語(yǔ)音通信(BER ≤10-3 ) 的要求；當SNR ≥- 14 dB 時(shí)，滿(mǎn)足數據通信(BER ≤10-6 ) 的要求。
圖2 高斯信道的誤碼性能
由于數字相關(guān)模塊主要由FPGA 和DSP 來(lái)完成，因此主要的算法將嵌入進(jìn)這兩個(gè)芯片中。
DSP+FPGA 系統的最大優(yōu)點(diǎn)是結構靈活，有較強的通用性，適合于模塊化設計，從而能夠提高算法效率；同時(shí)其開(kāi)發(fā)周期較短，系統容易維護和擴展，適合實(shí)時(shí)信號處理。
實(shí)時(shí)信號處理系統中，低層的信號預處理的數據量大，對處理速度的要求高，但運算結構相對比較簡(jiǎn)單，適用于FPGA 執行硬件實(shí)現，這樣能同時(shí)兼顧速度和靈活性。高層處理算法的特點(diǎn)是所處理的數據量較低層算法少，但算法的控制結構復雜，適用于運算速度高、尋址方式靈活、選用通信機制強大的DSP 芯片來(lái)實(shí)現。
DSP+FPGA 系統的核心由DSP 芯片和可重構器件FPGA 組成。另外還包括一些外圍的輔助電路，如存儲器、先進(jìn)先出( FIFO) 器件及FLASH ROM 等。FPGA 電路與DSP 相連，利用DSP 處理器強大的I/O 功能實(shí)現系統內部的通信。從DSP 角度看，FPGA 相當于他的宏功能協(xié)處理器。外圍電路輔助核心電路進(jìn)行工作。DSP 和FPGA 各自帶有RAM ，用于存放處理過(guò)程所需要的數據及中間結果。FLASH ROM 中存儲了DSP 執行程序和FPGA 的配置數據。先進(jìn)先出( FIFO) 器件則用于實(shí)現信號處理中常用到的一些操作，如延遲線(xiàn)、順序存儲等。
在本系統的設計中，DSP 采用TI 公司的C5409A ，同時(shí)采用SPANSION 公司的AM29LV200BT 作為DSP 的外掛FLASH ，存放相應的程序； FPGA 采用的是Xilinx 公司的XCV600E ，同時(shí)采用Xilinx 公司的XC18V00 作為專(zhuān)用配置芯片，存放FPGA 程序；在FPGA 中將進(jìn)行FIFO 的設計，DSP 通過(guò)對FIFO 的讀取來(lái)實(shí)現兩塊芯片間的通信。
總體的算法分為FPGA 和DSP 部分： FPGA 的算法主要包含的功能是，產(chǎn)生AD 采樣時(shí)鐘，接收AD 數據，滑動(dòng)相關(guān)，FIFO 構成及DSP 中斷產(chǎn)生；DSP 含有：同步算法，判決算法。
以下是算法在各芯片中的嵌入分配示意圖，如圖3所示。
圖3 算法在各芯片中的嵌入示意圖
FPGA 和DSP 兩部分的算法必須協(xié)同運行，他們之間的關(guān)系是：FPGA 的算法由時(shí)鐘來(lái)驅動(dòng)，每個(gè)時(shí)鐘到來(lái)時(shí)，他都要進(jìn)行相應的數據接收，滑動(dòng)相關(guān)，將相關(guān)值推入FIFO 的操作，當他將FIFO 置到一定程度時(shí)，則向DSP 發(fā)中斷信號；DSP 的程序在大部分時(shí)間處于一種循環(huán)等待的狀態(tài)，而他一收到FPGA 的中斷，則進(jìn)行響應，先將FIFO 里面的若干數據讀出，然后進(jìn)行相應的中斷處理，由DSP 完成同步處理，相關(guān)判決并實(shí)現基帶通信?？偟牧鞒虉D如圖4 所示。
系統的運行的實(shí)測性能
正常通信時(shí)，誤碼率穩定在1*10-5 。高斯噪聲干擾(未解擴解調前加干擾) ，語(yǔ)音信號正常通信(誤碼率≤1×10-3 ) 的信干比：-17dB。在抗干擾方面，對于非瞄準式單頻干擾語(yǔ)音信號的正常通信(誤碼率≤1×10-3 ) 的信干比：-14～-2dB(隨頻點(diǎn)有差異) ；而對于瞄準式單頻干擾當達到- 12 dB 時(shí)，仍能繼續保持語(yǔ)音通信。
圖4 FPGA 及DSP 流程圖
評論