一種以DMA控制器為基礎的SoC系統設計

　　2.4 2種架構性能對比

　　在圖1所示架構中，每次DMA傳輸都要發(fā)起1次讀與1次寫(xiě)操作。若在DMA傳輸期間有需要緊急處理的異常響應，AHB總線(xiàn)此時(shí)又被DMA控制器占用，則處理器只能等DMA控制器釋放AHB總線(xiàn)后才能占用AHB總線(xiàn)進(jìn)行操作，影響處理器效率與系統對異步事件的響應速度。

　　圖2中是通過(guò)DMA控制器的一個(gè)通道與Memory相接。DMA控制器包含2個(gè)AHB的slave接口，一個(gè)是用來(lái)對DMA控制器的內部寄存器進(jìn)行配置，而另一個(gè)是被處理器用來(lái)對Memory進(jìn)行讀寫(xiě)。首先處理器可以利用Cache中的指令與數據來(lái)運行，若出現沒(méi)命中的問(wèn)題，也可以對AHB總線(xiàn)上其他存儲區域進(jìn)行訪(fǎng)問(wèn)，因為此時(shí)AHB總線(xiàn)沒(méi)有因DMA傳輸而被占據。并且除處理器通道外，對于其他所有通道的DMA傳輸都可以設置回退，

　　從而使處理器在外設DMA傳輸期間盡快獲得DMA總線(xiàn)，對掛接在DMA控制器上的Memory能盡快進(jìn)行讀寫(xiě)，從而提高處理器的效率。當異常中斷發(fā)生時(shí)，處理器也能盡快對響應中斷，提高系統對異步事件的響應速度，從而提高系統的實(shí)時(shí)性。這樣的架構在一定程度上解決了上述架構所產(chǎn)生的影響處理器效率的問(wèn)題。

　　3 總結

　　通過(guò)對2種不同架構的分析得出，包含雙從AHB接口DMA技術(shù)的SoC系統架構，不僅解決了外設與Memory間的大批量數據傳輸問(wèn)題，同時(shí)又解決了因DMA技術(shù)的引入而帶來(lái)的處理器對異步事件響應速度過(guò)慢及處理器效率變低的問(wèn)題，提高了對異常中斷的響應速度，使系統更加適用于硬實(shí)時(shí)系統。