<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 標準單元ASIC和FPGA的權衡及結構化ASIC

標準單元ASIC和FPGA的權衡及結構化ASIC

作者: 時(shí)間:2010-12-11 來(lái)源:網(wǎng)絡(luò ) 收藏
LSI logic公司利用其RapidChip將擴展電路發(fā)揮到極致。該公司將RapidChip 稱(chēng)為平臺,而且目前用0.11微米和0.18 微米兩種工藝來(lái)制造。LSI Logic公司希望RapidChip將能使他們重溫幾年前的美好時(shí)光,當時(shí)他們的用戶(hù)平均每天有三個(gè)設計啟動(dòng);而現在他們大約每三天才有一個(gè)新設計。LSI Logic公司開(kāi)始進(jìn)行占裸芯片面積很大百分比的、按應用定制的擴展式模擬、數字和存儲資源的混合設計,如SRAM陣列、微處理器芯核、PLL和基于SERDES的接口(如10G以太網(wǎng)、光纖通道和SATA)。它用一個(gè)或多個(gè)片上門(mén)陣列陣列來(lái)補充這些專(zhuān)用功能,并將合成的芯片稱(chēng)為RapidSlice。LSI Logic公司的Extreme系列在其所包含廣泛擴展的芯核產(chǎn)品中都是按應用定制的,In Tegrator產(chǎn)品在性質(zhì)上更加通用。
  
RapidChip部件反映細顆粒門(mén)陣列邏輯,因而支持用戶(hù)定制的金屬化層多達5層。從一般的RapidSlice到用戶(hù)專(zhuān)用的RapidChip的過(guò)渡涉及到門(mén)陣列分區的數量,這分區可能具有用戶(hù)設計的專(zhuān)有電路和獲準從LSI Logic公司的CoreWare 資源庫中獲得的芯核。這些芯核可能是“軟件”、“硬件”或“固件”知識產(chǎn)權(IP)。軟件IP具有最好的設計布局靈活性但性能最低;具有預定義的布局布線(xiàn)的硬件IP處于速度對適應性關(guān)系的另一端。該公司將其稱(chēng)為Hard RapidReady IP ,以便與預制的擴展RapidReady芯核區別開(kāi)來(lái)。固件IP是預先布局的但是沒(méi)有布線(xiàn),因此是介于上面兩種IP之間的中間產(chǎn)品。LSI Logic公司聲稱(chēng)存在一條能直截了當降低成本的途徑,使RapidChip轉化為可與IP兼容的。
  
RapidChip 程序不僅側重于實(shí)現方程的硅部分,而且也側重于開(kāi)發(fā)工具開(kāi)支,這在這個(gè)遲遲不去的高技術(shù)不景氣時(shí)代尤其是個(gè)問(wèn)題。

RapidChip 資源庫將并入你已經(jīng)擁有的各種昂貴的ASIC工具套件中;其他ASIC供應商的資源庫也是以這種方式工作著(zhù)。LSI Logic公司已經(jīng)與Synplicity公司和Tera Systems公司合作,共同提供RapidWorx——一種集成的全面工具,它具有物理合成、RTL規則檢查以及規劃三種功能;RapidWorx的專(zhuān)利許可費是每六個(gè)月20000美元。Synplicity公司是在市場(chǎng)上長(cháng)期占有統治地位的設計軟件公司,非常熟悉用較低的每個(gè)設計席利潤率換取數量大得多的設計席的業(yè)務(wù)方法。至少可以說(shuō),歷來(lái)ASIC為重點(diǎn)的EDA供應商會(huì )發(fā)現這種轉換非常困難,而且Synplicity也希望這第二次在A(yíng)SIC市場(chǎng)上的努力將比它的Synplify ASIC 產(chǎn)品更加成功。Synplicity公司還宣布了與Chip Express、Lightspeed和NEC三公司建立合作關(guān)系。
  
有些競爭對手發(fā)表了嘲笑ASIC供應商的種種說(shuō)法。例如Actel公司和QuickLogic公司指出他們的非熔斷的具有比相同粗顆粒的ASIC更好的設計與生產(chǎn)靈活性,而且在密度和性能上也可與之相媲美。Actel公司銷(xiāo)售副總裁Barry Marsh還認為文化因素在ASIC推銷(xiāo)過(guò)程中起了作用:亞洲的供應商有時(shí)由于“關(guān)系”因素而被迫接收他們通常不接受的小批量業(yè)務(wù),而結構化ASIC為他們提供了一種在可能有利可圖的程度上支持這種業(yè)務(wù)的手段。
  
沒(méi)有結構化ASIC程序——或者至少沒(méi)有公開(kāi)宣布程序——的ASIC供應商,如IBM公司和 Toshiba公司,也想當然地貶低新公司達到其崇高目標的能力。Toshiba公司認為,因為單元ASIC在業(yè)界都已得到確認,它們在成本、性能、功耗、面市時(shí)間或者其它方面的差距太小,任何一家結構化ASIC供應商都不能長(cháng)久生存下來(lái)。Toshiba公司報道說(shuō),最近幾年它在知識產(chǎn)權(IP)庫、驗證方法學(xué)和后端工具方面進(jìn)行了大量的投資;其目標是將從市場(chǎng)需求到生產(chǎn)出產(chǎn)品的延續時(shí)間縮短到六個(gè)月以?xún)取?
  
Toshiba公司聲稱(chēng),是布線(xiàn)錯誤而不是邏輯錯誤,才有必要對大多數設計進(jìn)行返工,因此混合的標準單元加門(mén)陣列平臺,例如該公司提供的這種平臺,將會(huì )滿(mǎn)足大多數用戶(hù)的需求。Xilinx公司也對結構化ASIC廠(chǎng)商的前景持類(lèi)似的悲觀(guān)態(tài)度;Xilinx公司認為,只有它的FPGA改用先進(jìn)的光刻工藝來(lái)制造,它才會(huì )否認基于后沿擴展工藝的結構化ASIC在其他方面具有的任何優(yōu)點(diǎn)(圖7)。



圖7 FPGA的供應商們聲稱(chēng),他們不斷地改進(jìn)光刻技術(shù),能抵消光刻技術(shù)落后的ASIC競爭對手的成本優(yōu)勢及其它優(yōu)勢(由Xilinx公司提供)。
  
來(lái)自各方的響應
  
Xilinx公司也指出,令人可疑的是,LSI Logic 公司的RapidChip在概念上與自己的Virtex-II Pro平臺相似,包含有擴散的PowerPC芯核及其他電路,并用RapidChip的掩膜可編程分區取代了更加靈活的基于SRAM的可編程邏輯。其它包含有FPGA的混合芯片實(shí)例有:Altera 公司的Excalibur系列,Atmel公司的現場(chǎng)可編程系統級IC(FPSLIC)芯片,QuickLogic公司的嵌入式標準產(chǎn)品和Triscend公司的片上可配置系統)。IBM公司與Xilinx公司合作,使IBM公司可以充分利用其合作伙伴的FPGA技術(shù);盡管IBM公司還沒(méi)有宣布任何確實(shí)的合作關(guān)系的成果,但業(yè)界權威人士認為該公司計劃不久將宣布其有能力在自己的標準化單元ASIC內嵌入FPGA芯核。
  
Altera對ASIC的態(tài)度一直在演變,值得觀(guān)察和分析。直到幾個(gè)月前,Altera公司還像自己的主要競爭對手Xilinx公司那樣對ASIC技術(shù)進(jìn)行大肆批評。然而,Altera公司最近卻推出了HardCopy FPGA轉換平臺的最新版本,目標是最新一代Stratix FPGA。成套的每年2000美元的Quartus II 第三版設計軟件現在支持能直接將你的設計編譯到HardCopy的引人注目的功能,因此避開(kāi)了中間的Stratix步驟,事實(shí)上將Altera公司變成了結構化ASIC供應商。Altera公司銷(xiāo)售副總裁Tim Colleran說(shuō),公司有可能考慮每年5000件以上的HardCopy業(yè)務(wù)量,并將根據用戶(hù)和器件對這一數字進(jìn)行修改。NRE費用大約為200000美元,并且同樣適用于不同的用戶(hù)、器件和批量。Altera公司能將HardCopy樣品在大約8個(gè)星期后交付給您,并在大約18個(gè)星期后將產(chǎn)品單元交付給您。直到您收到HardCopy產(chǎn)品芯片為止,您才可以使用FPGA;但要記?。涸谀承┣闆r下HardCopy器件具有的片上存儲器比對等的FPGA器件還少,而且它們重用的成本優(yōu)化封裝的選擇余地更小。
  
Altera公司估計,HardCopy芯片平均要比對等的FPGA芯片運行速度快50%,體積小70%,功耗低40%。Altera 公司產(chǎn)品功能的這種擴展可能反映出Altera公司新任首席執行官John Daane的影響。他曾是LSI Logic公司的副總裁。Xilinx公司不再考慮HardCopy的重要性,推出了自己的能降低成本的工具,即EasyPath。不過(guò),不久前,Xilinx公司擁有類(lèi)似HardCopy的產(chǎn)品系列,即HardWire系列,該公司也沒(méi)有泄漏他們實(shí)驗室中正在醞釀的研究計劃。EasyPath的硅基礎同樣是您通常買(mǎi)的FPGA,但是Xilinx公司采用通常能夠導致更高成品率的用戶(hù)專(zhuān)用流程對其進(jìn)行測試。修改后的流程不再測試芯片上沒(méi)有使用的潛在不工作的區域,并放寬通常非常嚴格的交流和直流規范,適合你設計的需要。
  
作為生產(chǎn)FPGA的新公司,Leopard Logic公司也認為ASIC加可編程邏輯混合電路是有前途的。該公司是為了向ASIC供應商和硅片代工廠(chǎng)及其終端客戶(hù)推廣嵌入式FPGA技術(shù)而在幾年前創(chuàng )辦的。就像Actel 公司、Adaptive Silicon公司以及其他在Leopard Logic公司之前走嵌入式FPGA 道路的公司一樣,Leopard Logic公司在廣告宣傳上幾乎沒(méi)有取得成功;該公司官員們將主要責任歸咎于規避風(fēng)險的風(fēng)險投資者,他們停止對知識產(chǎn)權(IP)公司投資時(shí),就造成資金短缺。Leopard Logic公司正在重新將自己改造成為無(wú)工廠(chǎng)的ASIC供應商,利用自己的嵌入式FPGA技術(shù),于2003年年底將首批產(chǎn)品投放市場(chǎng)。

本文引用地址:http://dyxdggzs.com/article/151250.htm

上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: ASIC 結構化 權衡 FPGA 標準 單元

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>