標準單元ASIC和FPGA的權衡及結構化ASIC

多種制造FPGA的深亞微米工藝，如Xilinx公司最新Spartan-3系列產(chǎn)品采用的90納米工藝（參考文獻1），使每塊芯片上的門(mén)電路數量變得越來(lái)越大。如果您的設計使用FPGA的嵌入式存儲器陣列和擴散式模擬及數字功能模塊，如DLL、PLL、乘法累加器、串行器/解串行器（SERDES）電路、高速I(mǎi)/O緩存器，在某些情況下甚至是CPU芯核和相關(guān)外設，則FPGA的可用功能是極大的。您可以根據設計的需求來(lái)訂購少量或大量的FPGA，而且不必向供應商支付NRE（非經(jīng)常工程）費用。供應商已經(jīng)安排并調試芯片的邏輯平面、存儲器平面、信號路由平面以及電源平面。
　　
一旦您的設計完成，你便可在幾秒鐘到幾分鐘之內擁有一塊實(shí)用的芯片。一般說(shuō)來(lái)，你用來(lái)開(kāi)發(fā)和調試設計的工具要比用于開(kāi)發(fā)調試專(zhuān)用集成電路（ASIC）的工具便宜許多。（然而，如果Hier設計公司售價(jià)為25,000 美元的PlanAhead代表未來(lái)工業(yè)趨勢的話(huà)，FPGA工具組的平均價(jià)格將會(huì )上漲）。但是，無(wú)論FPGA變得多么密集，FPGA的面積效率仍然要比用可比工藝制造的標準單元ASIC低一到兩個(gè)數量級。FPGA，尤其是基于占用大量硅面積的、每個(gè)單元六個(gè)晶體管的靜態(tài)存儲器（SRAM）的查尋表（LUT）和配置元件技術(shù)的FPGA，其功耗要比對等的ASIC大得多。
　　
遺憾的是，ASIC的很多優(yōu)點(diǎn)也帶來(lái)相應的缺點(diǎn)。由于芯片按照摩爾定律光刻線(xiàn)路發(fā)展，NRE費用、最少訂購數量以及每席開(kāi)發(fā)工具套件的費用都將猛漲（圖1）。ASIC的最少訂購數量反映了供應商能夠在生產(chǎn)線(xiàn)上生產(chǎn)并仍可獲利的最少的用戶(hù)專(zhuān)用晶圓。芯片的裸芯片越大，所需的最小訂購數量就越小，而且您還會(huì )看到為什么改用線(xiàn)寬更小的光刻工藝和更大的晶圓后能大大提高這種最小批量需求。



圖1 標準單元ASIC掩膜集、非經(jīng)常性工程（NRE）和工具集三種費用以指數形式增長(cháng)，這驅使大量潛在用戶(hù)考慮各種替代辦法（由Altera公司提供）。
　　
電源電壓下降、信號耦合以及深亞微米布線(xiàn)效應會(huì )造成種種故障，查找、修理這些故障所需的時(shí)間加上布線(xiàn)主導的時(shí)序收斂，都會(huì )延長(cháng)標準單元ASIC的開(kāi)發(fā)周期。甚至在當您認為您的設計業(yè)已完成時(shí)，您還不得不等待設計通過(guò)漫長(cháng)的生產(chǎn)、測試以及包裝等工序，然后才能取回芯片，而且，如果您設計的芯片不工作或者不再能夠滿(mǎn)足快速變化的市場(chǎng)需求，那就會(huì )招致成本和時(shí)間延遲的成倍增加。用標準單元ASIC進(jìn)行設計需要大量的時(shí)間、勞力和金錢(qián)；正如最近的分析報告所指出的那樣，造成市場(chǎng)向FPGA急速轉移的就是這三個(gè)因素。但是對于門(mén)電路數量或芯片批量達到幾十萬(wàn)的設計或者對于性能要求或功率要求非常嚴格的設計來(lái)說(shuō)，標準單元的ASIC仍然是唯一的技術(shù)選擇。
　　
傳統的解決方案
　　
對此怎么做出選擇呢？為了回答這一問(wèn)題，首先比較一下FPGA和ASIC的基本硅標準組件，即兩者的邏輯單元和布線(xiàn)結構。FPGA的邏輯單元都是粗粒的，從各種各樣的多路復用器和分立邏輯門(mén)到一個(gè)或多個(gè)LUT，全都是粗顆粒的，并且通常由觸發(fā)器作補充。Actel公司的 ProASIC FPGA目前能提供業(yè)界最細顆粒的邏輯模塊。FPGA供應商設計其器件的內部邏輯模塊布線(xiàn)，從而將所需的可由用戶(hù)配置的布線(xiàn)層數減到最少；這樣，設計編譯和布局布線(xiàn)軟件面臨的主要挑戰就是高效利用邏輯模塊問(wèn)題。您得到的芯片具有大多未編程的邏輯模塊間布線(xiàn)資源；對于基于非熔斷閃存芯片來(lái)說(shuō)，這些資源您可以在系統加電之前配置，而對于基于SRAM的FPGA來(lái)說(shuō)，則可在系統啟動(dòng)之時(shí)及之后配置（如果您的設計支持的話(huà)）。
　　
標準單元ASIC邏輯模塊與FPGA的邏輯模塊相比顆粒要細得多。顧名思義，“標準單元”都采用按相同標準尺寸來(lái)制造晶體管和芯片上的其他結構。（這種同質(zhì)性就是標準單元與完全定制芯片的主要差異）。然而，正如“專(zhuān)用”這一名稱(chēng)所示，ASIC的布局以及器件的時(shí)鐘、電源和信號布線(xiàn)都是您實(shí)現方法專(zhuān)用的。因此，芯片的金屬化層和多晶硅層對每個(gè)用戶(hù)來(lái)說(shuō)全都是獨一無(wú)二的，而且供應商在將器件運送給您之前預先對布線(xiàn)進(jìn)行了配置，使您在系統生產(chǎn)和隨后的運作過(guò)程中不必具備硬件定制能力。在這種情況下，開(kāi)發(fā)軟件不是主要側重于使每個(gè)邏輯模塊內的設計實(shí)現方法高效率，就像更粗顆粒的FPGA一樣，但卻要側重于邏輯模塊互連的高效率。
　　
從歷史看，另一種ASIC——門(mén)陣列——介于FPGA和標準單元ASIC這兩個(gè)極端之間。與FPGA類(lèi)似，門(mén)陣列的布線(xiàn)網(wǎng)格是通用而又預定的。和標準單元一樣，這種布線(xiàn)網(wǎng)格專(zhuān)門(mén)設計配置在芯片生產(chǎn)的最后幾個(gè)階段進(jìn)行，而且供應商有時(shí)將細顆粒的邏輯單元陣列稱(chēng)為“雙輸入‘與非’門(mén)之海”。近幾年，曾經(jīng)被廣泛應用的門(mén)陣列已經(jīng)逐漸消失，隨著(zhù)FPGA逐步蠶食其領(lǐng)地，門(mén)陣列已經(jīng)越來(lái)越明顯地成為萬(wàn)事通而無(wú)專(zhuān)長(cháng)現象的犧牲品。就從訂購到使用的周轉時(shí)間而言，門(mén)陣列比標準單元快得還不夠，無(wú)法奪取大量FPGA的業(yè)務(wù)。而且，門(mén)陣列的性能和硅片面積效率太差，使它們無(wú)法取代很多標準單元。
　
掩膜
可編程FPGA
　　
受到業(yè)務(wù)流失警示的一些ASIC供應商把FPGA竅門(mén)寶典的一些經(jīng)驗和門(mén)陣列的以往教訓結合在一起，提出了結構化的ASIC。有人也將這種方法稱(chēng)為模塊化陣列或結構化陣列。供應商和供應商之間存在大量的技術(shù)差別，但是簡(jiǎn)單的講，結構化的ASIC是具有類(lèi)似FPGA粗顆粒邏輯單元的門(mén)電路陣列派生產(chǎn)品，因而需要更少的可由用戶(hù)配置的金屬層和通孔層（圖2）。供應商需要處理時(shí)鐘樹(shù)和電源平面布線(xiàn)。一個(gè)類(lèi)比能夠有助于對結構化ASIC設計的理解：在軟件編程的早期，微處理器的速度非常慢，存儲器非常昂貴，因此低級而又高效的匯編語(yǔ)言和更為低級的機器代碼占據了支配地位。


圖2 通過(guò)減少用戶(hù)專(zhuān)用掩膜的數量（a ，由ChipExpress公司提供）和金屬層和通孔層（b ，由Lightspeed Semiconductor公司提供），結構化ASIC供應商聲稱(chēng)能增強其產(chǎn)品的靈活性并降低每個(gè)用戶(hù)的費用。
　　
隨著(zhù)CPU運行速度的加快和存儲器價(jià)格的下降，更高級的軟件語(yǔ)言取代了以前的匯編語(yǔ)言和機器代碼。它們對資源的使用效率較低，但是好在現在效率并不顯得那么重要。然而，面市時(shí)間卻日益重要，而高級語(yǔ)言在這一方面出類(lèi)拔萃。由于同樣的原因，VHDL和Verilog日益成為將電路變成芯片的硬件工程師們選擇的設計輸入方法，而更耗時(shí)的原理圖輸入技術(shù)則放棄使用。結構化ASIC供應商大膽地假定，將會(huì )出現一個(gè)硅平臺市場(chǎng)，盡管硅平臺可能比標準單元的效率低，面市時(shí)間比FPGA長(cháng)，但是也沒(méi)有那些競爭產(chǎn)品的所有缺點(diǎn)（圖3）。因為芯片的掩膜——簡(jiǎn)便地說(shuō)，常常也是最昂貴的掩膜——所占的百分比很大，這對于多個(gè)用戶(hù)設計來(lái)說(shuō)是很普通的，所以每個(gè)用戶(hù)的NRE費用就會(huì )減少，周轉時(shí)間就會(huì )縮短，而且你還能更容易地使由此產(chǎn)生的平臺適應不斷演進(jìn)的工業(yè)標準，和適應硬件修改最少的派生芯片（圖4）。

圖3 結構化ASIC廠(chǎng)商的陳述都用圖來(lái)表明他們的產(chǎn)品填補了標準單元ASIC和FPGA之間的空白。競爭對手則聲稱(chēng)結構化ASIC芯片只不過(guò)是試圖使瀕臨死亡的門(mén)陣列復活，這種嘗試是注定要失敗的（由Lightspeed Semiconductor公司提供）。