一種FPGA能耗優(yōu)化的方法設計

　　實(shí)時(shí)的電源分析和優(yōu)化

　　在不影響產(chǎn)品設計的前提下，使能耗達到FPGA設計的電源的預算要求需要電源分析工具利用一切可能得到的幫助。需要在開(kāi)發(fā)過(guò)程中提供很多的信息，使得在原型階段之前就完成最主要的產(chǎn)品設計決定。

　　從最終產(chǎn)品的角度來(lái)看，FPGA的能耗就只是問(wèn)題的一部分了。電源分析和測試需要擴展到外設電路和支持設備，這樣這些部分才能在開(kāi)發(fā)時(shí)不斷修改，以達到能耗優(yōu)化的目的。

　　一種實(shí)時(shí)的方法可以讓FPGA設計達到設計的要求并在最后日期之前完成優(yōu)化工作。在開(kāi)始的時(shí)候，設想FPGA開(kāi)發(fā)板擁有通過(guò)一系列的感應器實(shí)時(shí)進(jìn)行電源監控的能力，并將獲得的數據反饋回設計軟件（圖1）。

　　這樣，電源的實(shí)時(shí)情況就可以被監視，圖表化并被記錄下來(lái)。因為節電模式包括重新編程產(chǎn)生的高峰所產(chǎn)生的能耗可以被精確估計，嵌入式硬件和軟件的選擇就可以被廣泛的開(kāi)發(fā)了。關(guān)于能耗的預測則進(jìn)入了量化的階段。

　　下一步就是讓最終產(chǎn)品系統，包括開(kāi)發(fā)板和設計軟件獨立于FGPA廠(chǎng)商和器件。這需要開(kāi)發(fā)板具有可插拔和容易交換的FPGA卡板，而且每一個(gè)變化的數據都會(huì )回復到設計軟件。之后設計軟件可以根據系統驅動(dòng)結構文件來(lái)支持很多不同的FPGA設備，用預先驗證并整合的IP組合來(lái)支持所有這些兼容性。

　　如果軟件系統還包括嵌入式設計的高度抽象捕捉功能，例如原理圖或者圖形流程的界面，就可以使和嵌入式的互動(dòng)變得更為容易。嵌入式設計可以被容易實(shí)現或者被修改，當FPGA設計被改變后電源能耗的變化可以被高級開(kāi)發(fā)板即時(shí)的記錄。該開(kāi)發(fā)板還可以涵蓋擁有“智能電源探測器”的子板，記錄所有的硬件實(shí)施，以便從功能和電源有效性的角度進(jìn)行分析（圖2）。

　　更進(jìn)一步來(lái)說(shuō)，如果開(kāi)發(fā)板忠實(shí)反映產(chǎn)品開(kāi)發(fā)選擇或者甚至目標產(chǎn)品就是開(kāi)發(fā)板，從開(kāi)發(fā)到原型的時(shí)間就會(huì )大幅的縮短，對于能耗分析預測工具的要求也就不是那么多了。這樣，設計的開(kāi)發(fā)板就可以代替原型，并且在產(chǎn)品開(kāi)發(fā)的過(guò)程中精確的執行能耗控制。

　　有了這樣的方法，你就可以有效地開(kāi)發(fā)最終產(chǎn)品的設計，并可以應用在適合的即買(mǎi)即用或專(zhuān)門(mén)定制的板子上。這樣的系統不再需要依靠傳統的能耗預測工具提供精確的數值，相反可以讓用戶(hù)可以很方便的在不同的FPGA器件上遷移自己的設計，并迅速探索將嵌入式設計的選擇。

　　為未來(lái)做準備

　　在目前的設計里激發(fā)FPGA的所有特性，特別是在那些電池供電的設備中，意味著(zhù)對FPGA能耗的完全理解和控制。

　　FPGA廠(chǎng)商為了迎合市場(chǎng)對低功耗的需求，推出了基于flash的非波動(dòng)設備，有效能耗架構和高級節電模式。但是不管怎么樣，基于FPGA的設計總會(huì )在能耗的有效性和功能之間有所取舍。所以選擇一個(gè)合適的工具來(lái)平衡這樣的取舍就顯得至關(guān)重要。

　　為了今天和明天的設計，關(guān)鍵是要解決如何有效的通過(guò)真實(shí)快速的原型建立來(lái)解決能耗有效性的平衡問(wèn)題。用戶(hù)不能僅僅依靠能耗的預測和分析工具，而要引入先進(jìn)的設計系統并在硬件上進(jìn)行實(shí)時(shí)開(kāi)發(fā)。這樣工程師就可以充分的探索創(chuàng )新的設計來(lái)最大限度的激發(fā)FPGA的所有特性，并用于開(kāi)發(fā)新一代的節能產(chǎn)品。