TD-LTE多?；鶐脚_ARM子系統的運行流程控制和異常定位分析

引言

隨著(zhù)多核產(chǎn)品的日益普及，對跟蹤調試系統解決方案的性能要求也愈來(lái)愈高。ARM公司針對復雜片上系統(SoC)設計推出了高度可配置的跟蹤調試解決方案ARMCoreSightSoC，它滿(mǎn)足了軟件開(kāi)發(fā)人員在SoC設計方面需要更高可視性的要求。在嵌入式應用系統復雜性越來(lái)越高的今天，跟蹤調試技術(shù)在整個(gè)系統開(kāi)發(fā)過(guò)程中所占的比重也越來(lái)越大。因此，擁有高效、強大的跟蹤調試技術(shù)可以大大減少整個(gè)系統的開(kāi)發(fā)時(shí)間，縮短產(chǎn)品面市時(shí)間，減輕系統開(kāi)發(fā)的工作量。

在TD-LTE多模基帶平臺的開(kāi)發(fā)中，既要滿(mǎn)足多種模式(TD-LTE、TD-SCDMA和GSM)下跟蹤技術(shù)的一致性，又要滿(mǎn)足TD-LTE的高效率要求，更要保證跟蹤信息的有序性、正確性和實(shí)時(shí)性，這對跟蹤技術(shù)提出了更高的要求。通過(guò)對原始跟蹤技術(shù)方案與新跟蹤方案的性能進(jìn)行對比分析，來(lái)選擇更加適合TD-LTE多模基帶平臺的跟蹤軟件技術(shù)。

1 總體概述

在多模終端的開(kāi)發(fā)中，跟蹤技術(shù)對終端的性能有著(zhù)至關(guān)重要的作用。由于本項目是多模單帶芯片的開(kāi)發(fā)，多種系統的模式切換對微處理器的要求較高，鑒于A(yíng)RM11系列處理器具有超強的性能，采用ARM新指令架構——ARMv6設計實(shí)現，故本項目采用ARM1176JZ內核。

ARMv6架構通過(guò)以下幾點(diǎn)來(lái)增強處理器的性能：

①多媒體處理擴展，使MPEG4編碼/解碼速度和音頻處理速度加快一倍;

②增強的Cache結構，實(shí)地址Cache4減少Cache的刷新和重載，減少上下文切換的開(kāi)銷(xiāo);

③增強的異常和中斷處理，使實(shí)時(shí)任務(wù)的處理更加迅速;

④支持Unaligned和Mixed-endian數據訪(fǎng)問(wèn)，使數據共享、軟件移植更簡(jiǎn)單，也有利于節省存儲器空間。

在多模芯片的開(kāi)發(fā)中，本項目將跟蹤技術(shù)作為芯片軟件開(kāi)發(fā)中的一個(gè)小模塊來(lái)處理，其系統結構如圖1所示。

當其他模塊有跟蹤信息打印時(shí)，其他模塊調用TRACE模塊提供的打印函數。TRACE模塊接收到打印信息后，通過(guò)設置打印參數來(lái)判斷是否需要把這些打印信息發(fā)送到PC機。如果需要，則通過(guò)UART串口將打印信息傳送到PC機的TRACE跟蹤軟件，TRACE模塊對其進(jìn)行解碼之后，通過(guò)解碼軟件顯示出來(lái)。

2 原始跟蹤方案

2.1 緩存管理機制

原方案中的緩存管理機制采用備份緩存管理機制，采用含跟蹤頭和跟蹤信息的跟蹤信息幀格式，將跟蹤信息寫(xiě)入一個(gè)大小為128 KB的全局跟蹤信息緩存中。為避免在任務(wù)切換頻繁時(shí)，當前任務(wù)被高優(yōu)先級任務(wù)打斷造成數據丟失，申請一個(gè)16 KB的備份緩存用于存放高優(yōu)先級任務(wù)跟蹤信息。若當前跟蹤源在進(jìn)行寫(xiě)人操作，高優(yōu)先級任務(wù)調用跟蹤接口，當前跟蹤源的任務(wù)就被搶占，則將高級任務(wù)的跟蹤信息寫(xiě)入備份緩存中，當前跟蹤源繼續進(jìn)行當前未完成的寫(xiě)操作。

每次寫(xiě)完當前跟蹤信息，檢查備份緩存中是否有數據，若有，則將備份緩存中的跟蹤信息拷回至全局跟蹤信息緩存中，從而保證全局跟蹤信息緩存中跟蹤信息的連續性，原始方案跟蹤緩存場(chǎng)景圖如圖2所示。在本方案中，緩存機制內部采用svnsprintf函數將跟蹤信息寫(xiě)入緩存，該函數可以滿(mǎn)足跟蹤源打印多個(gè)變量的值，通過(guò)遍歷參數列表，找出跟蹤源需要打印參數的類(lèi)型和個(gè)數，這樣跟蹤源在打印動(dòng)態(tài)臨時(shí)字符串時(shí)使用統一的跟蹤接口，使其他模塊的跟蹤源在使用跟蹤接口時(shí)更加方便。

2.2 跟蹤控制機制

原始方案的跟蹤通過(guò)類(lèi)別和進(jìn)程進(jìn)行控制，進(jìn)程的控制包括變量、主函數和子函數。PC端通過(guò)跟蹤控制工具發(fā)送相應的AT命令，在終端的內存中讀取相應的設置值。若讀取的設置值與跟蹤源的值相等，則打印出該條跟蹤;若不相等，則丟棄本條跟蹤。在本方案中所有的跟蹤控制都是在跟蹤接口內部，這樣對各種跟蹤信息的控制更加明確和具體，通過(guò)switch…case語(yǔ)句對跟蹤類(lèi)型進(jìn)行判斷，從而決定屏蔽跟蹤信息還是打印跟蹤信息。原始跟蹤控制圖如圖3所示，每種模式的跟蹤控制都采用同樣的機制，圖3中以TDS模式下的跟蹤控制為例進(jìn)行介紹。

2.3 傳輸控制機制

實(shí)時(shí)跟蹤系統通過(guò)串口在PC端和ARM子系統之間進(jìn)行通信，采用DMA總線(xiàn)控制器進(jìn)行跟蹤信息搬移。DMA是一種不經(jīng)過(guò)ARM處理器的CPU，可直接從內存中存取數據的數據交換模式。在DMA模式下，CPU只需向DMA總線(xiàn)控制器下達指令，就可使其處理數據的傳送，接收數據傳送完畢的反饋信息，從而大大降低了CPU資源占有率。傳輸控制單元采取DMA同步中斷發(fā)送跟蹤信息，每次以等長(cháng)字節傳輸，將跟蹤信息搬移至串口發(fā)送寄存器中，再通過(guò)配置串口發(fā)送寄存器，將跟蹤信息發(fā)送至PC端解析顯示單元。

3 優(yōu)化后跟蹤方案

3.1 新跟蹤緩存的管理

本設計方案采用的緩存機制是利用所有跟蹤函數在進(jìn)入跟蹤時(shí)，均能夠確切知道當前跟蹤信息所需存儲空間長(cháng)度的特點(diǎn)，為當前跟蹤信息預留出所需要的存儲空間。當低優(yōu)先級任務(wù)的跟蹤信息被高優(yōu)先級任務(wù)跟蹤信息搶占時(shí)，內存中已經(jīng)為低優(yōu)先級任務(wù)的跟蹤信息預留了存儲空間，不會(huì )導致跟蹤信息丟失和錯亂的情況，新緩存機制圖如圖4所示。

通過(guò)維護兩個(gè)寫(xiě)索引和一個(gè)全局讀索引來(lái)管理緩存，其中兩個(gè)寫(xiě)索引分別為全局寫(xiě)索引和當前寫(xiě)索引，全局寫(xiě)索引用來(lái)與全局讀索引進(jìn)行匹配，通過(guò)這兩個(gè)索引來(lái)計算緩存的剩余空間和已用空間，從而判斷何時(shí)發(fā)送和寫(xiě)入跟蹤信息;而當前寫(xiě)索引的作用就是為當前的跟蹤信息預留空間。在本設計中摒棄了svnprintf函數，采用memcpy函數直接將跟蹤信息寫(xiě)入緩存中，并且采用固定參數的跟蹤接口，跟蹤源根據跟蹤信息的不同需求，調用相應變量的跟蹤接口。