基于以太網(wǎng)的虛擬邏輯分析儀設計

　　摘要：為了解決遠端測試測量的難題，本文設計了一款基于以太網(wǎng)的虛擬邏輯分析儀。采用FPGA作為核心處理器，通過(guò)Verilog邏輯語(yǔ)言實(shí)現輸入信號的采樣、觸發(fā)控制、存儲等，最終通過(guò)串口或者以太網(wǎng)實(shí)現本地及遠端的信號檢測。經(jīng)測試系統運行穩定，工作狀況良好。

　　引言

　　邏輯分析儀是數字時(shí)序的測試儀器，可以用來(lái)監測硬件設備工作時(shí)的電路邏輯電平，通過(guò)其可以快速解決電子產(chǎn)品實(shí)驗、開(kāi)發(fā)、測試等過(guò)程中遇到的數字時(shí)序邏輯等方面的問(wèn)題，便于用戶(hù)檢測和分析電路設計中的錯誤。本文設計了一款基于以太網(wǎng)的虛擬邏輯分析儀，既可以用于本地端的系統測試，同時(shí)也解決了遠端測試測量的難題。

　　方案設計

　　邏輯分析儀的硬件系統設計如圖1所示，采用EP2C8Q208C8作為核心處理器，1片SRAM(IS6125616AL)作為Nios II軟核運行的數據和程序空間，另1片SRAM作為數據采集存儲緩沖，外部32路輸入信號分2次存儲，然后通過(guò)串口或者網(wǎng)絡(luò )方式將數據傳輸到PC進(jìn)行顯示處理。本地測量的時(shí)候可以啟用串口通訊方案，遠程測量時(shí)啟用網(wǎng)絡(luò )通訊方案?！　?/p>

 

　　硬件電路設計

　　FPGA電路設計

　　EP2C8Q208C8芯片共含有208個(gè)管腳，除去電源部分的VCC、GND、鎖相環(huán)和配置部分占用的管腳之外，供用戶(hù)使用的I/O數量最后剩余為138個(gè)，I/O分配如表1所示。FPGA部分電路包括Bank、 I/O模塊、PLL鎖相環(huán)電路模塊、配置電路模塊等。其中，鎖相環(huán)電路設計，導線(xiàn)寬度至少達到20mil，同時(shí)加上磁珠和去耦電容，增加PLL工作穩定性?！　?/p>

 

　　網(wǎng)絡(luò )通訊接口電路

　　ENC28J60是28引腳串行接口的太網(wǎng)控制器[2]，與傳統的網(wǎng)絡(luò )驅動(dòng)芯片CS8900、RTL8019等相比，ENC28J60具有接口方便、布線(xiàn)簡(jiǎn)單、體積小、使用靈活等優(yōu)點(diǎn)，該部分電路如圖2所示。ENC28J60需要一個(gè)外部25MHz的晶振，接在OSC1和OSC2腳上，也可由外部時(shí)鐘信號來(lái)驅動(dòng)。通過(guò)使用帶網(wǎng)絡(luò )變壓器的接口元件-HR911105A，節省了很大的電路板空間。