富士通半導體交付55nm創(chuàng )新方案

　　CS250S是一項革命性的創(chuàng )新技術(shù)，通過(guò)全新設計的DDCTM(Deeply Depleted Channel™) 晶體管技術(shù)，可以將現有65nm的功耗降低到原來(lái)的一半，而性能不受到任何影響，同時(shí)可很好地改善工藝生產(chǎn)造成的功耗波動(dòng)。

　　如下圖5所示，在fast corner的最壞情況下，采用CS250S(55nm)的工藝制程其靜態(tài)功耗和動(dòng)態(tài)功耗均比采用65nm工藝制程降低50%，而且fast corner和slow corner更加集中，對于封裝熱阻的考慮變得更加收斂?！　?/p>

圖5：富士通半導體最新55nm工藝CS250S功耗比65nm降低一半。

　　完整、經(jīng)過(guò)驗證的一站式IP平臺

　　前文曾指出，SoC的成功除了選擇合適的工藝制程外，有競爭力的IP也是關(guān)鍵?？蛻?hù)的SoC中要用到各種不同的IP，尤其當遇到與工藝制程相綁定的模擬IP的時(shí)候，選擇就不是那么的靈活，而富士通半導體完整的，經(jīng)過(guò)驗證的低功耗模擬IP，可以為SoC設計帶來(lái)福音。

　　早在上世紀90年代，富士通半導體就在中國大陸開(kāi)始推廣ASIC方案和設計服務(wù)，最初客戶(hù)以通訊和網(wǎng)絡(luò )IC公司為主。2006年，該公司又在中國開(kāi)始推廣其日本代工廠(chǎng)的COT服務(wù)，以便為中國客戶(hù)提供90nm和65nm工藝的ASIC設計、IP、晶圓代工等多元化的服務(wù)，很多應用如衛星電視、CMMB等消費類(lèi)應用芯片都是在富士通日本晶圓廠(chǎng)投片生產(chǎn)的(40nm以下設計是轉由臺積電代工)。從2008年開(kāi)始起， 他們中國客戶(hù)中消費類(lèi)電子IC廠(chǎng)商的比重逐年升高。

　　安佛英明在演講中指出：“上市時(shí)間是消費類(lèi)終端芯片產(chǎn)品取得成功的最重要因素，而迅速地整合IP資源是達到這一訴求的關(guān)鍵。富士通半導體提供非常完整的針對這類(lèi)應用芯片的解決方案，提供諸如USB、HDMI、PCIE、SATA、MIPI、ARM CPU、AD/DA、電源管理等諸多經(jīng)過(guò)嚴格評估和量產(chǎn)驗證的IP。而這些IP大部分都是富士通內部開(kāi)發(fā)的，如此省去了客戶(hù)為尋找各個(gè)IP而去和不同IP供應商談判的時(shí)間。從芯片的風(fēng)險角度來(lái)講，一旦芯片出現IP的質(zhì)量問(wèn)題，客戶(hù)也無(wú)需為此而在各個(gè)IP供應商之間周旋。從成本角度，富士通半導體所提供的打包IP方案也會(huì )幫助節省客戶(hù)初期的IP 投入。”　　

圖6：富士通半導體可提供完整、經(jīng)過(guò)制造驗證的高品質(zhì)IP