多點(diǎn)測試的挑戰

　　這看起來(lái)很簡(jiǎn)單。如果你想要降低測試IC的成本，你就需要把2個(gè)甚至4個(gè)器件放在一起進(jìn)行測試。存儲器制造商已經(jīng)毫無(wú)疑問(wèn)地證明了這種方法的價(jià)值——并行測試128個(gè)DRAM器件已經(jīng)成為一種標準的慣例（參考文獻1）。多點(diǎn)測試已經(jīng)將每個(gè)DRAM測試點(diǎn)的資金投入從1997年的40萬(wàn)美元降低到2004年的約2.7萬(wàn)美元。盡管在同一個(gè)時(shí)期內存儲器的密度從64Mb增加到了1Gb，但存儲器的測試成本穩中有降。

　　為什么同樣的方法不能應用于所有器件的測試呢？在某種范圍內這種方法是可行的，但是大多數測試工程師知道事情遠沒(méi)有想象得那么簡(jiǎn)單。存儲器和片上系統（SoC）是非常不同的，分析這些差異可以幫助你了解為什么增加測試點(diǎn)的數量并不一定可以使某些測試設備達到節約成本的目的。

　　對以往的非存儲器測試設備來(lái)說(shuō)，非存儲器器件的引腳數、BIST/DFT特性和混合信號核心等因素的結合，使大多數生產(chǎn)測試解決方案最多只能有兩個(gè)測試點(diǎn)。大多數測試設備沒(méi)有提供專(zhuān)門(mén)的功能，使測試設備對多個(gè)并行器件進(jìn)行獨立的同步，從而使多點(diǎn)測試解決方案的效率下降。直到最近才有幾個(gè)ATE制造商發(fā)布了一些測試設備，提供了具備充足的高密度數字信號和混合信號能力的儀器和架構，以支持非存儲器器件的大批量多點(diǎn)測試。

　　存儲器和非存儲器器件之間的兩個(gè)關(guān)鍵區別在于測試時(shí)間和總產(chǎn)量。高量產(chǎn)運行和較長(cháng)的測試時(shí)間使大批量并行測試非常適合于存儲器。一個(gè)有128個(gè)測試點(diǎn)，測試一個(gè)1Gb的存儲器需要128秒時(shí)間的測試設備，其吞吐量約為每小時(shí)3600個(gè)器件（UPH）。一個(gè)有4個(gè)測試點(diǎn)，測試一個(gè)器件需要4秒鐘的非存儲器測試設備具有相同的吞吐量。降低這種器件測試成本的嘗試是采用16個(gè)測試點(diǎn)，理論上其吞吐量可以達到14,400UPH，但是生產(chǎn)方面的其他因素很可能限制了來(lái)自大批量多點(diǎn)測試解決方案的回報。

　　多點(diǎn)測試的效率

　　測試存儲器和SoC的相對效率也非常不同（參考文獻2）。存儲器測試設備的效率基本上與測試點(diǎn)數目無(wú)關(guān)，這是因為存儲器測試算法的本質(zhì)以及每個(gè)測試點(diǎn)的硬件都有能力產(chǎn)生測試激勵并對測試結果進(jìn)行處理。存儲器的測試列表只包含少量執行時(shí)間很長(cháng)的測試，所以花在設置測試設備上的時(shí)間相對于實(shí)際測試時(shí)間是可以忽略不計的。非存儲器器件則正好相反，測試列表可以包含數千項測試，每項測試可能只需要幾個(gè)毫秒來(lái)執行。

　　測試設備架構中的瓶頸隨著(zhù)測試點(diǎn)的增加正在變得越來(lái)越值得注意。測試設備設計中的每個(gè)單元都必須針對多點(diǎn)效率進(jìn)行優(yōu)化。DC測試的效率取決于按照模式控制快速排列這些測試，而不需要測試設備硬件的連續編程?；旌闲盘枩y試的效率取決于前臺還在繼續運行測試的時(shí)候，快速移動(dòng)和分析捕捉到的數據的能力。許多混合信號和數字信號測試的效率都依賴(lài)于測試設備對每個(gè)并行測試點(diǎn)的獨立同步（或者匹配）的能力，否則這些測試就必須順序執行。換句話(huà)說(shuō)，必須采用完全并行的架構從頭設計測試設備。

　　參考文獻2中引用的圖1顯示，一個(gè)測試設備必須具有超過(guò)75%的效率，才能在超過(guò)4個(gè)測試點(diǎn)的情況下產(chǎn)生實(shí)際的效益。要想在超過(guò)8個(gè)測試點(diǎn)的情況下還有成本效益，測試設備就必須有超過(guò)90%的效率。只有并行架構的測試設備才可能在生產(chǎn)中達到這個(gè)水平。

　　一個(gè)控制器能控制多少器件？

　　測試單元的一個(gè)關(guān)鍵元件是器件控制器?？梢蕴幚碓S多封裝類(lèi)型和各種不同引腳數器件的取放（P&P）控制器常常應用于非存儲器器件。這些控制器可以很容易地從一種封裝類(lèi)型轉換成另外一種封裝類(lèi)型，而且大多支持低溫和高溫環(huán)境下的測試。在控制器內，器件依次經(jīng)過(guò)四個(gè)基本階段：

　　在輸入托盤(pán)上等待測試；
　　放入控制器內的載具并保持適當的測試溫度；
　　放入測試插座，進(jìn)行測試，然后放回載具內；
　　分類(lèi)，完好的器件和損壞的器件分別放置在不同的輸出托盤(pán)上；
　　P&P控制器可以并行地執行所有這四個(gè)過(guò)程?？刂破鲿?huì )考慮預期的均熱時(shí)間和預計的測試時(shí)間，以此決定均熱室可以排列多少個(gè)器件，以及多少個(gè)器件可以并行分類(lèi)。就像測試設備一樣，控制器在吞吐量和成本之間體現了一個(gè)合理的折中。

　　決定控制器吞吐量的兩個(gè)主要因素是：

　　轉位時(shí)間，它是用于從測試插座上取下已測試的器件并裝入一個(gè)新的未測試器件所需要的時(shí)間。對于P&P控制器來(lái)說(shuō)，轉位時(shí)間為0.4秒到0.8秒。在計算吞吐量的時(shí)候，轉位時(shí)間必須加到器件的測試時(shí)間當中。對某些控制器來(lái)說(shuō)，轉位時(shí)間是隨著(zhù)并行測試點(diǎn)數量的增加而增加的。

　　最大吞吐量是假設在實(shí)際測試時(shí)間為零的時(shí)候，單位時(shí)間內P&P控制器能處理的器件的最大數量。最大吞吐量給出了均熱室可以容納多少器件，以及測試完成后器件需要多長(cháng)時(shí)間進(jìn)行分類(lèi)。目前的控制器可提供的吞吐量大約為5000UPH到8000UPH。

　　遺憾的是，大多數控制器的轉位時(shí)間和最大吞吐量都依賴(lài)于諸如并行測試點(diǎn)的數量、器件封裝的大小和類(lèi)型、器件托盤(pán)的尺寸等因素。測試溫度也對吞吐量有顯著(zhù)的影響。

　　控制器制造商通常都會(huì )提供特定控制器模型的吞吐量曲線(xiàn)，以及針對每種類(lèi)型器件的變化工具，來(lái)幫助用戶(hù)計算出預期的性能。這些曲線(xiàn)描述了理想情況下控制器的最佳性能。在實(shí)際生產(chǎn)環(huán)境中，封裝尺寸的變化和載具托盤(pán)的未對準都會(huì )造成控制器阻塞。通常，操作員可以在控制器的控制面板上用幾個(gè)按鍵快速清除這些阻塞，但是當阻塞沒(méi)有排除的時(shí)候，任何物料都不能通過(guò)控制器。同樣，如果阻塞發(fā)生在均熱室或者將器件放入測試插座的機械裝置上，操作員可能需要打開(kāi)控制器來(lái)清理阻塞的器件?？刂破髯枞?xún)蓚€(gè)參數來(lái)表示：

阻塞率——在兩次控制器阻塞之間可以處理的器件的平均數量。對于P&P控制器來(lái)說(shuō)，阻塞率一般在萬(wàn)分之一到接近五千分之一的范圍內。器件封裝尺寸的大小會(huì )影響阻塞率，同樣，器件的重量也會(huì )有影響，因為較重的器件不太容易出現誤操作。測試溫度也會(huì )有一定影響，低溫容易造成更高的阻塞率。

　　平均維護時(shí)間（MTTA）——清理一次阻塞需要的總時(shí)間。大多數情況下，按一下鍵就可以用不到1分鐘解決阻塞問(wèn)題，但是某些阻塞要求操作員打開(kāi)控制器或者關(guān)閉設備，可能關(guān)閉一個(gè)測試單元需要長(cháng)達一個(gè)小時(shí)的時(shí)間。而且，MTTA假設的是操作員可以立刻處理這個(gè)測試單元的問(wèn)題，而不是去做其他工作。對于管理著(zhù)幾個(gè)測試單元的操作員來(lái)說(shuō)，合理的MTTA是2到5分鐘。

　　對于多點(diǎn)測試來(lái)說(shuō)，一定要記住阻塞率與處理器件數量的關(guān)系。這意味著(zhù)，選擇具有最低可能阻塞率的控制器對提高吞吐量非常重要。此外，在晶圓探針測試方面的限制非常不同，因為其吞吐量非常高，阻塞率不再是一個(gè)問(wèn)題。

　　器件的批量測試

　　測試IC是一個(gè)批處理過(guò)程。一批（或者批次）器件被裝入控制器、進(jìn)行測試、取出。然后裝入新的一批，這個(gè)流程周而復始。在放置和取出過(guò)程中，測試單元是閑置的。

　　當一批器件完成測試時(shí)，操作員需要總結測試結果，取出器件并分別對存放完好的和損壞的器件的托盤(pán)進(jìn)行標注，然后將新的物料裝入控制器。完成這種批次收尾（EOL）處理過(guò)程的時(shí)間與批量的大小幾乎沒(méi)有關(guān)系，只取決于自動(dòng)化程度。這個(gè)時(shí)間也依賴(lài)于每個(gè)操作員負責的測試單元的數量。如果一個(gè)操作員在批次完成的時(shí)候正在處理其他事務(wù)，這個(gè)測試單元就會(huì )一直閑置直到裝入新的物料。非正式的制造商調查顯示，合理的EOL處理時(shí)間估計為5到10分鐘，主要取決于操作員管理的測試單元的數量。

　　這個(gè)閑置時(shí)間對測試成本的影響是一個(gè)與批量大小以及EOL處理所需的總時(shí)間相關(guān)的函數。批量越大，它通過(guò)測試單元花費的時(shí)間就越長(cháng)，這意味著(zhù)測試單元閑置發(fā)生的頻率就越低，就越有效率。如果效率是決定批量大小的唯一因素，那么大批量就是最佳的選擇。遺憾的是，批量的大小常常還依賴(lài)于某些促使制造商進(jìn)行小批量而不是大批量生產(chǎn)的因素?？蛻?hù)們希望保持在制品的低庫存，不愿意接受大批量，而半導體制造商也對生產(chǎn)大量產(chǎn)品并把它們存放在成品庫存的做法保持沉默。一般情況下，批量大小通常在1000到10000個(gè)器件之間。當產(chǎn)品剛開(kāi)始生產(chǎn)的時(shí)候，批量都比較小，隨著(zhù)產(chǎn)能的提高批量也會(huì )增大。

　　假設一個(gè)4測試點(diǎn)的方案的吞吐量為每小時(shí)8000個(gè)器件，2000個(gè)器件的批量可以在15分鐘內完成測試。如果EOL處理需要再花10分鐘，在這個(gè)時(shí)間段內測試單元是閑置的，則測試單元在40%的時(shí)間內是閑置的，這將顯著(zhù)增加實(shí)際測試成本。相比之下，如果采用單點(diǎn)測試方案，測試同樣2000個(gè)器件的批量也許需要120分鐘。在這種情況下，如果EOL處理時(shí)間同樣是10分鐘，測試單元的閑置時(shí)間僅為8%。測試設備越快，確保批量處理過(guò)程中閑置時(shí)間最少就越重要。

　　改變你的測試成本

　　挑戰是理解所有這些影響，決定哪一種設置最具有成本效益。下面兩個(gè)具體例子有助于將它們聯(lián)系起來(lái)：

　　器件1是一種有大型嵌入存儲器的無(wú)線(xiàn)基帶器件。它有80個(gè)有效引腳、DAC、ADC和多個(gè)處理器核心。由于嵌入了存儲器，測試時(shí)間長(cháng)達15秒。這類(lèi)器件的需求量很大，預期下一年度的生產(chǎn)率大約為每月100萬(wàn)個(gè)。批量大小為5000個(gè)器件。

　　器件2是一種具有相同引腳數的無(wú)線(xiàn)網(wǎng)絡(luò )基帶器件。它也包含DAC、ADC和處理器核心，但是沒(méi)有嵌入存儲器。因為沒(méi)有存儲器和某些有效DFT，測試時(shí)間非?？靸H為5秒。這種產(chǎn)品的產(chǎn)量正在增加，下一年度每個(gè)月將可交付10,000個(gè)器件。批量大小為適中的1000個(gè)器件。

　　我們假設測試工程師有一臺可以配置成從1到16個(gè)任意測試點(diǎn)的測試設備，而且多點(diǎn)測試的效率可達95%。他選擇的4測試點(diǎn)、8測試點(diǎn)和16測試點(diǎn)配置的轉位時(shí)間為0.5秒、最大吞吐量為每小時(shí)7000個(gè)器件的控制器。對雙測試點(diǎn)來(lái)說(shuō)，其吞吐量為1750?？刂破鞯淖枞适俏迩Х种?，MTTA為2分鐘。

　　一個(gè)包含了所有這些因素的模型可估計出這兩種器件的測試成本（圖2）。盡管這兩個(gè)器件在很多方面相似，測試時(shí)間和生產(chǎn)率還是對測試的成本造成了嚴重的影響。盡管器件1在測試點(diǎn)達到8個(gè)的情況下表現出測試成本的穩定下降，器件2的測試成本在8個(gè)測試點(diǎn)的情況下仍比2個(gè)測試點(diǎn)高30%。

　　同樣的模型也可以用來(lái)理解生產(chǎn)測試發(fā)生變化時(shí)帶來(lái)的潛在影響。例如，測試工程師可以評估加大器件2的批量產(chǎn)生的效果（圖3）。如果他將批量的大小增加到10,000，就可以差不多節約20%的測試成本——比他增加測試點(diǎn)能獲得的結果要好得多。

　　要想最大限度地降低測試復雜的非存儲器器件的成本，需要更仔細地思考，而不僅僅是將并行測試的器件數量翻番。即使存儲器器件已表現出可最大限度地降低多點(diǎn)測試測試成本的價(jià)值策略，非存儲器器件的測試單元吞吐量仍提出了不同的挑戰。表2概括了影響多點(diǎn)解決方案經(jīng)濟性的一些主要因素。

　　半導體測試技術(shù)正在不斷地改進(jìn)。測試設備和控制器制造商正在不斷優(yōu)化技術(shù)，并與器件制造商合作開(kāi)發(fā)了打破這些壁壘的新技術(shù)。其他類(lèi)型的控制器，包括帶式測試（strip-test）控制器和矩陣控制器，都已經(jīng)開(kāi)發(fā)出來(lái)以滿(mǎn)足成組而不是單獨的器件處理需求。同樣，P&P控制器也在不斷改進(jìn)，以提供更高的吞吐量和更低的阻塞率，以及最大限度地減少MTTA的更先進(jìn)性能。一旦這些技術(shù)應用于生產(chǎn)線(xiàn)，多點(diǎn)測試的經(jīng)濟性將會(huì )得到改進(jìn)，測試成本也將繼續下降。