MathWorks全面支持Digilent Atlys FPGA開(kāi)發(fā)平臺

　　MathWorks全面支持Digilent Atlys FPGA開(kāi)發(fā)平臺。您可以在Digilent Atlys開(kāi)發(fā)平臺上，通過(guò)使用Mathworks的Simulink、HDL Coder和HDL Verifier，進(jìn)行數字信號處理以及嵌入式系統方面的硬件設計和驗證的教學(xué)。

　　Atlys是一塊基于Xilinx Spartan6 FPGA芯片的低價(jià)而高性能的數字電路開(kāi)發(fā)平臺，由賽靈思大學(xué)計劃支持。Atlys上含有128MB DDR2內存，千兆以太網(wǎng)接口，音頻接口以及HDMI高清視頻輸入輸出接口。

　　學(xué)生們可以通過(guò)在A(yíng)tlys上進(jìn)行實(shí)時(shí)的音頻、視頻應用的開(kāi)發(fā)，來(lái)熟悉并掌握數字信號處理、數據通信以及嵌入式系統等概念，并可以通過(guò)對下述的關(guān)鍵問(wèn)題的研究來(lái)進(jìn)一步對系統級的設計進(jìn)行深入了解：

• 使用Matlab的Simulink工具進(jìn)行算法的開(kāi)發(fā)和仿真，并嘗試虛擬化一些系統行為
• 分析Matlab里的函數、Simulink里的模塊與生成的HDL代碼之間的關(guān)系
• HDL代碼描述的電路是如何在Digilent Atlys上實(shí)現的
• 如何通過(guò)資源共享，時(shí)序約束以及數據流化處理來(lái)優(yōu)化設計
• 比較Mealy和Moore兩種類(lèi)型的狀態(tài)器的設計與性能差異