時(shí)鐘抖動(dòng)對光纖接入數字中頻系統的影響分析

　　摘要：本文根據光纖接入數字中頻系統的時(shí)鐘使用情況，分析了時(shí)鐘抖動(dòng)對ADC和鎖相環(huán)性能影響的原理，講述了鎖相環(huán)的基本原理和相噪優(yōu)化方式，最后給出采用雙環(huán)鎖相環(huán)來(lái)完成去抖和時(shí)鐘分發(fā)的解決方案。

　　時(shí)鐘相噪對ADC性能的影響分析

　　一款設計好的高速ADC，它的SNR基本是確定。到底需要多小的抖動(dòng)才能夠滿(mǎn)足系統的ADC的需求呢?如圖1所示。不同輸入頻率，在不同抖動(dòng)水平下，可以達到不同的最大SNR水平。舉例，當輸入頻率為200MHz，系統時(shí)鐘抖動(dòng)為200fs水平時(shí)候，可以達到SNR水平就是72dB(如圖1虛線(xiàn)和綠色線(xiàn)交叉點(diǎn))?！　?/p>

 

　　時(shí)鐘對鎖相環(huán)的影響分析

　　在數字中頻系統中，參考時(shí)鐘還會(huì )提供給鎖相環(huán)作為輸入參考頻率。而鎖相環(huán)的相噪好壞會(huì )影響到接收鏈路的EVM指標。

　　根據鎖相環(huán)輸出的相噪(抖動(dòng))水平和輸出頻率，可以通過(guò)下圖2的過(guò)程計算其對系統EVM的影響水平。因此我們可以得出結論：參考時(shí)鐘相噪影響鎖相環(huán)近端相噪，鎖相環(huán)近端相噪影響系統接收機的EVM指標?！　?/p>