類(lèi)MIPS指令集的單周期處理器的實(shí)現

　　指令集

　　本文所設計的處理器使用MIPS指令集中的部分R類(lèi)型指令(add、sub、and、or、slt)，部分I類(lèi)型指令(lw、sw)以及跳轉類(lèi)型指令beq作為其指令集。

　　處理器體系結構狀態(tài)設計

　　MIPS處理器的體系結構狀態(tài)由PC(程序計數器)、32位寄存器組和其它存儲器所組成。處理器根據當前的體系結構狀態(tài)，使用一些特定的數據執行一些特定的指令來(lái)產(chǎn)生一個(gè)新的體系結構狀態(tài)。

　　數據通路設計

　　數據通路主要包括了R型指令以及I型指令的數據通路。其中R型指令的數據通路包括取指、譯碼、執行以及回寫(xiě)四個(gè)部分。I型指令的數據通路包括取指、譯碼、執行以及訪(fǎng)存四個(gè)部分。

　　圖1為R類(lèi)型指令的取指過(guò)程：從PC中取出當前執行指令所在的地址PC值，送給指令存儲器的訪(fǎng)問(wèn)地址端口A(yíng);由于指令存儲器的讀取不需要時(shí)鐘沿，故當給出訪(fǎng)問(wèn)地址后，數據輸出端口RD就直接輸出地址相應的數據，也就是指令I(lǐng)NS。圖2為R類(lèi)型指令的譯碼過(guò)程：首先，從指令存儲器中讀取出的指令中，第[25:21]位為R類(lèi)型操作的第一個(gè)操作數在寄存器文件中的地址，第[20:16]位為R類(lèi)型操作的第二個(gè)操作數在寄存器文件中的地址。寄存器文件根據A1和A2中給出的地址，讀出兩個(gè)源操作數的內容。