第六代Spartan FPGA迎接智能邊緣互聯(lián)新挑戰

預計到2028年，物聯(lián)網(wǎng)設備的數量將增加一倍以上，處理能力需求也將同步增長(cháng)。設備數量的激增會(huì )推動(dòng)產(chǎn)生對于更高數量I/O的需求、對更通用I/O的需求，以及對于邊緣端安全解決方案的需求；處理能力需求的提升則需要更強且更有效率的處理器，這些需求的驅動(dòng)下，經(jīng)濟型FPGA迎來(lái)了全新的市場(chǎng)發(fā)展機遇。

作為經(jīng)濟型FPGA的經(jīng)典系列，從1998年Spartan FPGA首發(fā)以來(lái)持續推動(dòng)著(zhù)包括日常所使用技術(shù)的進(jìn)步以及醫療機器人和宇航探索等很多突破性的進(jìn)展，特別是最近這些年在諸多邊緣互聯(lián)應用中收獲了廣泛的應用場(chǎng)景。在總結Spartan FPGA為何如此受推崇時(shí)，AMD自適應和嵌入式計算事業(yè)部成本優(yōu)化型芯片營(yíng)銷(xiāo)高級經(jīng)理Rob Bauer直言，因為AMD把很多前瞻性的產(chǎn)品特性跟比較小型化的器件的尺寸規格、較低的密度和較優(yōu)化的成本進(jìn)行了出色的結合。

現在A(yíng)MD推出了全新的第六代Spartan FPGA產(chǎn)品，在設計新一代Spartan UltraScale+ FPGA 系列的時(shí)候，AMD根據市場(chǎng)需求的變化提供了非常高的I/O的密度，低功耗和極為領(lǐng)先的安全功能，Rob Bauer坦言這將讓客戶(hù)可以在更小的器件上實(shí)現更多的功能，同時(shí)能夠去降低總成本占地的面積、體積，還有功耗。同時(shí)，新一代的Spartan UltraScale+ FPGA 系列產(chǎn)品采用了經(jīng)業(yè)界驗證的16納米FinFET制程工藝，相比于上一代28nm工藝可以讓器件實(shí)現高達30%的功耗降低。依靠UltraRAM存儲的支持，新一代產(chǎn)品片上內存總數也得到增加，同時(shí)具有更快的收發(fā)器速度，其高達16.3 Gb/s，輔以PCIe4硬化功能，從而提供更快、更高效的數字信號處理能力，它的速度可以多達384個(gè)DSP48E2塊。新的Spartan UltraScale+ FPGA提供了三種不同類(lèi)型的I/O，可以支持MIPI D-PHY協(xié)議，多達572個(gè)I/O，支持3.3V電壓，3.2 G MIPI D-PHY。此外，AMD也對相關(guān)的互聯(lián)IP進(jìn)行了硬化，例如DDR內存和PCIe，這樣就能讓邏輯單元更好地運行，進(jìn)一步實(shí)現接口效率提升與降低功耗。

邊緣端安全性現在對客戶(hù)越來(lái)越重要。第六代Spartan UltraScale+ FPGA系列提供了AMD 成本優(yōu)化型FPGA產(chǎn)品組合中最多的安全功能，比如后量子密碼技術(shù)（PQC）和AES-GCM，這些用于比較高速安全的配置和物理不可克隆功能（PUF），進(jìn)一步減少單一事件干擾（SEU）造成的威脅。其中，支持后量子密碼技術(shù)并具備獲 NIST 批準的算法，能提供先進(jìn)的 IP 保護，抵御不斷演進(jìn)的網(wǎng)絡(luò )攻擊和威脅。物理不可克隆功能會(huì )為每個(gè)器件提供唯一指紋，以提升安全性。PPK/SPK 密鑰支持有助于管理過(guò)期或受損安全密鑰，而差異化功率分析則有助于防止側信道攻擊。器件包含永久性篡改懲罰，以進(jìn)一步防止誤用。最大限度延長(cháng)正常運行時(shí)間，增強的單事件干擾性能有助于客戶(hù)進(jìn)行快速、安全配置，并提升可靠性。

客戶(hù)如何通過(guò)Spartan UltraScale+ FPGA系列做設計來(lái)節約成本呢？AMD 自適應和嵌入式計算事業(yè)部FPGA成本優(yōu)化型產(chǎn)品組合產(chǎn)品線(xiàn)經(jīng)理Romisaa Samhoud以圖2為例進(jìn)行了說(shuō)明，如果是200以上I/O小的密度的器件，使用現行的Spartan 7S50產(chǎn)品（28納米器件）是用200個(gè)I/O，如果換成Spartan UltraScale+ FPGA系列更小的設備，同樣數量的I/O，它可以實(shí)現成本的節約。同時(shí)這個(gè)設計可以在同樣的I/O數量但是更小的器件上來(lái)進(jìn)行，也就是SU10P。如果客戶(hù)的設計采用軟DDR內存控制器，3萬(wàn)個(gè)邏輯單元，還有5萬(wàn)個(gè)邏輯單元的用戶(hù)邏輯，可以看到它可以放到7A100T里，在Spartan UltraScale+ FPGA系列我們還有硬化IP，客戶(hù)的設計可以完全放在SU55P這樣的規格上節約整個(gè)架構的空間及成本。

圖2

在軟件開(kāi)發(fā)工具方面，AMD FPGA 和自適應 SoC 全產(chǎn)品組合由 AMD Vivado 設計套件和 Vitis 統一軟件平臺提供支持，幫助開(kāi)發(fā)人員提高他們工作效能的最好辦法就是只需要學(xué)會(huì )用一套工具就能夠保持高效的工作效能。AMD的軟件工具使硬件與軟件設計人員能夠通過(guò)一款設計人員環(huán)境進(jìn)行從設計到驗證，充分利用這些工具及所包含 IP 的生產(chǎn)力優(yōu)勢。