Synopsys和華虹NEC合作推出低功耗參考流程3.0

　　全球領(lǐng)先的半導體設計、驗證和制造軟件及知識產(chǎn)權(IP)供應商新思科技有限公司(Synopsys, Inc.， 納斯達克股票市場(chǎng)代碼：SNPS)，以及中國大陸領(lǐng)先的IC代工服務(wù)供應商上海華虹NEC電子有限公司(HHNEC)今日宣布：即日起推出130納米參考流程版本3.0。該參考流程是Synopsys和華虹NEC共同合作的結晶，它將Synopsys Eclypse™ 低功耗解決方案加入到之前為設計師所提供的各種參考流程之中。 設計師們可直接進(jìn)入到一條通往華虹NEC的130nm硅工藝的優(yōu)化路徑，從而確保他們滿(mǎn)足其項目和成本要求。

　　參考流程3.0具有Synopsys Galaxy™實(shí)施平臺和Discovery™驗證平臺的實(shí)施和驗證功能，可確保工程師部署各種先進(jìn)的低功耗技術(shù)。參考流程3.0增加的功能包括：用于低功耗等效性驗證的Synopsys Formality™解決方案、用于靜態(tài)規則檢驗的MVRC、用于功率優(yōu)化的Power Compiler™，以及用于多電壓仿真的帶有MVSIM仿真器的VCS™。

　　采用華虹NEC內部開(kāi)發(fā)的單元庫、SRAM和130nm IO庫對該參考設計流程進(jìn)行了驗證。華虹NEC的一個(gè)低功耗完整單元庫現在可供客戶(hù)使用，用于驗證參考流程的測試芯片采用了多電源和多電壓設計。

　　“華虹NEC的130nm邏輯工藝需要一種能夠應對漏電功率的流程，以滿(mǎn)足客戶(hù)對各種高功效設計的需求。”華虹NEC的設計服務(wù)總監Wang Nan說(shuō)：“我們與Synopsys緊密合作為我們的共同客戶(hù)提供解決方案，以確保他們能夠充分利用Synopsys的低功耗設計強項和我們的制造專(zhuān)長(cháng)。”

　　“Synopsys與我們的半導體代工伙伴密切合作，確保我們的共同客戶(hù)加速從設計到制造的過(guò)程。”Synopsys企業(yè)營(yíng)銷(xiāo)和戰略聯(lián)盟副總裁Rich Goldman說(shuō)：“我們與華虹NEC合作，為工程師團隊提供了一種經(jīng)過(guò)驗證的參考流程。該參考流程面向華虹NEC 130nm工藝技術(shù)和利用Synopsys低功耗實(shí)施和驗證技術(shù)，推動(dòng)了工程師們的系統級芯片設計。”