安森美半導體在下一代SoC中應用高壓標準單元技術(shù)

　　有關(guān)高壓技術(shù)的顧慮

　　雖然高壓技術(shù)在系統性能方面提供明顯優(yōu)勢，但在選擇這條路線(xiàn)之前，必須顧及多方面的問(wèn)題。期望使用基于更小幾何尺寸高壓半導體工藝的專(zhuān)用集成電路(ASIC)的工程團隊，應當首先考慮高壓工藝對其系統設計有效性會(huì )有的影響。

　　1.系統可靠性及工作壽命：至關(guān)重要的是，相關(guān)工程師完全清楚他們的系統處在高壓域內的哪個(gè)時(shí)期。在此基礎上，就有可能評估利用更高電壓電平是否可行，或者更高電壓是否會(huì )大幅影響系統的長(cháng)期工作。

　　2.技術(shù)成本：雙極CMOS-DMOS(BCD)工藝的應用成本非常高昂，因此未經(jīng)慎重考慮不應采用這種工藝。應當事先恰當分析提議的系統，因為有可能存在潛在的更適合及成本更低的方案用于這特殊任務(wù)。使用多裸片方法而不是嘗試將所有功能都集成到單片硅片上，可能會(huì )被證實(shí)更為適宜。

　　3.靜電放電(ESD)問(wèn)題：由于涉及高壓，就存在暴露在ESD下的內在風(fēng)險-高壓領(lǐng)域事實(shí)上就存在ESD風(fēng)險。而且，很可能需要這些條件下的知識產(chǎn)權(IP)合格認證，從而確保這IP不會(huì )被證實(shí)易受ESD損傷。

　　4.散熱：為了理解及減輕芯片產(chǎn)生的較高的熱量等級，明顯需要對器件的裸片及封裝進(jìn)行熱建模，并使用先進(jìn)的熱增強封裝技術(shù)。

　　5.劃分芯片的低壓與高壓部分：根據同一個(gè)硅襯底上存在的電壓電平，高壓隔離部分可能要求占用一定量的硅襯底面積。要將空間浪費減至最小，恰當地對不同電壓域的電路進(jìn)行布局規劃(floor-planning)至關(guān)重要。

　　6.閂鎖問(wèn)題：有較大的驅動(dòng)器工作時(shí)，根據負載情況，這類(lèi)系統中可能經(jīng)常有大量過(guò)沖及振鈴問(wèn)題。必須著(zhù)力保護芯片上的這薄門(mén)氧化物，使工作壽命不縮短。

　　7.安全工作區(SOA)建模：設計人員在創(chuàng )建高壓模擬電路時(shí)，需要知道晶體管在什么時(shí)候面臨擊穿點(diǎn)的壓力。有鑒于此，晶體管模型中包含在仿真期間會(huì )提醒設計人員從而降低風(fēng)險的標記(flag)至關(guān)重要。

　　8.帶寬問(wèn)題：由于涉及大的電容性負載以及事實(shí)上更高頻的高壓芯片設計需要更薄的門(mén)氧化物，系統中可能存在潛在的速度限制問(wèn)題。需要弄清楚這些限制對總體性能是否有不利影響。

　　9.溫度問(wèn)題。系統設計針對的是環(huán)境嚴格的應用(如汽車(chē)、工業(yè)等)時(shí)，也需要通盤(pán)考慮溫度可能對系統性能的影響。

　　10.理解設計的高壓要求：某些時(shí)候，最佳方案并不是全集成方案，高壓元件事實(shí)上應當位于片外。理解設計的高壓要求，就使系統架構師和他們的設計團隊能夠作出恰當的決策，能夠為客戶(hù)提供最佳的總體方案。