<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > 邁向先進(jìn)制程 PLD商機更加龐大

邁向先進(jìn)制程 PLD商機更加龐大

作者: 時(shí)間:2010-01-06 來(lái)源:eccn 收藏

  在過(guò)去的幾年間,整個(gè)半導體產(chǎn)業(yè)面臨著(zhù)巨幅的衰退,然而,這個(gè)衰退現象卻為可編程邏輯組件()產(chǎn)業(yè)帶來(lái)了實(shí)質(zhì)的絕佳成長(cháng)機會(huì )。雖然公司之間的競爭仍然相當激烈,但仍然是主要的競爭對手,如今,這種競爭現象已經(jīng)快速轉變?yōu)槭袌?chǎng)強烈喜好可編程解決方案的傾向。

本文引用地址:http://dyxdggzs.com/article/102633.htm

  目前,以先進(jìn)制程來(lái)實(shí)行設計的成本,已經(jīng)約是十年前的三倍,面對這些開(kāi)發(fā)成本的劇幅提升,許多設計師迫使必須仰賴(lài)具有合理的經(jīng)濟性、但在制程技術(shù)落后的方案。采用較舊的技術(shù)會(huì )有效能上的劣勢,例如將會(huì )限制住ASIC設計師在先進(jìn)設計中支持新的高速內存與串行接口等關(guān)鍵技術(shù)的能力。相較之下,供貨商跨越許多市場(chǎng)來(lái)銷(xiāo)售標準組件,由于其具有經(jīng)濟性的支持,因此能夠快速采用先進(jìn)的制程節點(diǎn)。

  在十年前,大多數的PLD與ASIC架構的設計都采用相同的制程節點(diǎn),但時(shí)至今日,先進(jìn)的PLD通常比新的ASIC設計領(lǐng)先三到四個(gè)制程節點(diǎn)世代,這代表著(zhù)由于經(jīng)濟性考慮的阻礙,限制了在A(yíng)SIC上使用先進(jìn)的科技。當用戶(hù)需要在采用落后制程節點(diǎn)的ASIC,或是使用先進(jìn)制程節點(diǎn)的PLD之間做選擇時(shí),PLD將比在數年前還要更具有誘因。

  這個(gè)優(yōu)勢在當PLD產(chǎn)品使用了40-nm技術(shù)時(shí),變得更具有吸引力,我們十分相信40nm將會(huì )成為PLD在這個(gè)市場(chǎng)游戲翻盤(pán)的關(guān)鍵節點(diǎn)。以Altera為例,一年多前推出40nm FPGA──Stratix IV后,它可能締造了FPGA產(chǎn)業(yè)有史以來(lái)最快速的跳躍式成長(cháng)。

  然而,只是擁有最新的制程節點(diǎn),并不足以在這場(chǎng)競賽中獲得勝利,在設計團隊的時(shí)間緊縮,產(chǎn)品及時(shí)上市的壓力日漸增加之際,我們的客戶(hù)在尋找可以讓他們的工作完成的更快,并擁有更佳成果的軟件工具。我們已了解軟件在設計中所扮演的關(guān)鍵角色,并持續在這個(gè)領(lǐng)域的投資。

  串行接口應用的成長(cháng),加速了在設計中使用高速收發(fā)器的需求,借著(zhù)我們在收發(fā)器設計上的優(yōu)勢,Altera在今年初發(fā)表并出貨了業(yè)界唯一整合了可以11.3 Gbps運作的收發(fā)器之FPGA,這是FPGA能夠取代ASIC的主要證據。想要實(shí)行10-Gbps或更高速的收發(fā)器,ASIC必需采用65 nm或以下的制程,就如同我先前所提到的經(jīng)濟性的現實(shí)考慮,大多數的ASIC是以90 nm或以上做為起始點(diǎn),這意味著(zhù)在大多數的狀況下,FPGA將成為當今設備制造商在設計與提供40與100-Gbps系統,以滿(mǎn)足成長(cháng)中的高速寬帶市場(chǎng)需求時(shí),所需的最佳與最具成本效益的解決方案。

  此外,還有一個(gè)很好的范例可以說(shuō)明FPGA如何在工業(yè)網(wǎng)絡(luò )領(lǐng)域中,用于成為系統的核心并取代ASIC。許多產(chǎn)業(yè)公司使用工業(yè)以太網(wǎng)絡(luò )來(lái)做為制程自動(dòng)化的網(wǎng)絡(luò )基礎,其中的挑戰在于工業(yè)以太網(wǎng)絡(luò )有許多不同的類(lèi)型,這迫使了工業(yè)網(wǎng)絡(luò )主板供貨商必須提供采用不同ASIC的數種不同主板,才能夠支持各式各樣的標準,這對主板供貨商來(lái)說(shuō)是件相當耗費成本的作法。如今若透過(guò)使用FPGA架構的系統,主板供貨商可以只需要制作一塊主板,然后透過(guò)簡(jiǎn)單的軟件升級,便可以支持多種通訊協(xié)議,而不需要付出重新制作主板的成本。

  當半導體產(chǎn)業(yè)持續面對2009年下半年的經(jīng)濟挑戰時(shí),我們對目前產(chǎn)品所能提供的功能,以及我們有能力能夠在PLD產(chǎn)業(yè)持續獲得市場(chǎng)占有率,加快對ASIC的取代速度,感到相當的興奮。



關(guān)鍵詞: PLD ASIC

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>