芯片測試：系統級測試（SLT）詳解

在IC封測中我們常常會(huì )聽(tīng)到：SLT、EVB、ATE這幾個(gè)名詞。它們之間的區別簡(jiǎn)要如下：

?ATE(Auto Test Equipment) 在測試工廠(chǎng)完成. 大致是給芯片的輸入管道施加所需的激勵信號，同時(shí)監測芯片的輸出管腳，看其輸出信號是否是預期的值。有特定的測試平臺。?SLT(System Level Test) 也是在測試工廠(chǎng)完成，與ATE一起稱(chēng)之為Final Test. SLT位于A(yíng)TE后面，執行系統軟件程序，測試芯片各個(gè)模塊的功能是否正常。?EVB(Evaluation Board) 開(kāi)發(fā)板：軟件/驅動(dòng)開(kāi)發(fā)人員使用EVB開(kāi)發(fā)板驗證芯片的正確性，進(jìn)行軟件應用開(kāi)發(fā)。

最近去產(chǎn)線(xiàn)見(jiàn)識了一下機臺，今天先一同來(lái)學(xué)習一下SLT。

在半導體晶體管尺寸越來(lái)越小、芯片功能日益復雜的趨勢下，系統級測試（簡(jiǎn)稱(chēng)SLT）變得至關(guān)重要。那什么是SLT？

SLT是如何幫助提高產(chǎn)品質(zhì)量并縮短上市時(shí)間的？

系統級測試（SLT）是指在仿真的終端使用場(chǎng)景中對待測芯片（DUT）進(jìn)行測試，純粹通過(guò)運行和使用來(lái)完成測試，無(wú)需像傳統自動(dòng)測試設備（ATE）那樣創(chuàng )建測試向量，但是仍需要編寫(xiě)測試，只是編寫(xiě)方式不同。測試流程如下：

?? 執行特定操作。該操作可能是系統使用過(guò)程中固有的，如啟動(dòng)操作系統；也可能是運行某些功能模塊編寫(xiě)的特定程序， 如性能評估程序。?? 判斷該操作是否成功，是依據測量的結果或該操作的成功/失敗來(lái)進(jìn)行衡量。例如，在驗證某個(gè)內部進(jìn)程是否成功執行時(shí)， 判斷的依據可以是操作系統是否成功啟動(dòng)；或檢查某個(gè)測量值（性能測試結果與閥值的比較）

大多數情況下，SLT中的系統會(huì )配備一些板載處理器來(lái)執行測試流程。由于片上系統（SoC）和系統級封裝（SIP）芯片是SLT的主要測試對象，因此測試用處理器通常就是待測芯片的一部分。如果不是此種情況，待測芯片的外圍測試系統通常會(huì )配備 一個(gè)合適的處理器。

SLT的測試時(shí)間比傳統ATE的測試時(shí)間長(cháng)很多，因為SLT是模擬真實(shí)終端使用場(chǎng)景的功能測試，而不是ATE中的結構測試。SLT的測試時(shí)間一般都超過(guò)一分鐘，甚至可能長(cháng)達數十分鐘，典型的測試時(shí)間為10分鐘左右。

由于測試時(shí)間較長(cháng)，與傳統ATE測試相比，SLT測試設備必須具有更高的工位密度和更低的工位成本。

在生產(chǎn)環(huán)境中執行SLT需要構建一個(gè)系統。SLT中的系統是在測試板上實(shí)現的，該測試板與最終使用該芯片的產(chǎn)品的電路板非常相似。測試板可能包括以下功能和特性：

?01、與待測芯片相匹配的引腳底座?02、可放在測試板上的所有待測芯片外設，包括：?PMIC?RAM?存儲（如NVMe、eMMC）?SD卡?USB閃存?PCIe外設（如NVMe）?03、仿真電路和回環(huán)，用于無(wú)法放在測試板上的外設，例如人機接口設備（HID）和HDMI，在下圖中用Maock I/O模塊表示?04、測試用處理器（待測芯片不是測試用處理器的情況下）?05、測試設備和測試用處理器之間的通信方式?06、終端應用中使用的系統軟件

系統級測試中非常關(guān)鍵的一點(diǎn)是，它將軟件看成是系統的一部分。這有助于：

?盡可能重現終端使用環(huán)境?測試硬件和軟件的交互方式

連接到測試板時(shí)，測試設備至少需要提供以下功能和特性：

?測試板和待測芯片的電源?與測試用處理器交互的方式

更為先進(jìn)的SLT測試設備還具有以下功能和特性：

?01、連接到嵌入式處理器控制臺的UART接口，用于實(shí)現設備間的通信?02、JTAG，用于直接訪(fǎng)問(wèn)待測芯片?03、串行外設接口SPI，用于訪(fǎng)問(wèn)測試板上的功能?04、高速串行接口，如PCIe、以太網(wǎng)或USB?05、自動(dòng)溫度控制?06、具有相當的空間以容納客戶(hù)設計的測試板卡及模塊?07、測試板上閃存設備的自動(dòng)更新

除了具備以上所說(shuō)的硬件功能以外，測試設備還必須提供一個(gè)計算機平臺（測試用PC）和相應的API，以便測試程序訪(fǎng)問(wèn)這些功能和特性。

創(chuàng )建SLT測試有多種不同的方法，所選的SLT測試設備應該能夠靈活適應不同方法。以下示例就展示了這種靈活性。

測試程序是多個(gè)單獨測試組成的集合或序列，通常在作為測試設備一部分的測試用PC上運行。各個(gè)單獨的測試通常實(shí)現為代碼，在以下位置運行：

?01、測試用PC?02、測試用處理器，可能是測試設備或測試板的一部分?03、處理器，待測芯片的一部分

在所有三種情況下，測試都可通過(guò)測試設備API或測試板上實(shí)現的接口來(lái)操作測試板和待測芯片。在最后一種情況下，測試可在待測芯片中運行。

1）在測試用PC或測試用處理器上執行測試 執行測試用PC或測試用處理器上的測試的流程如下。在此示例中，測試旨在驗證嵌入式處理器是否啟動(dòng)。假設待測芯片有 一個(gè)連接到測試設備UART控制臺的UART端口，則此測試最簡(jiǎn)單的形式是：

?2）在具有測試用處理器的待測芯片中執行從測試用PC部署的測試 另一種類(lèi)型的測試是從測試用PC部署到待測芯片本身的測試用處理器。在這種情況下，假設待測芯片有某種高速接口，可以通過(guò)該接口下載和執行測試程序。這種測試的通用形式一般是：

?3）執行直接存儲在測試板上的測試 另一種測試方式是將測試序列存儲在測試板上的非易失性存儲器中，從而節省下載時(shí)間。采用將測試下載至測試板的方式時(shí)， 更容易更改測試。

當然，在真實(shí)環(huán)境中，測試會(huì )更加復雜，需要驗證許多事件。借助SLT測試設備的靈活性和測試板上待測芯片周?chē)恼鎸?shí)硬件，能夠更輕松地創(chuàng )建非常復雜的場(chǎng)景，這點(diǎn)對于傳統ATE來(lái)說(shuō)很難或者根本無(wú)法實(shí)現。

系統級測試也被稱(chēng)為功能測試。有段時(shí)間，大多數測試都是功能測試，但后來(lái)證明由于結構測試能夠自動(dòng)化，可以更有效地 滿(mǎn)足故障覆蓋率要求。因此，自動(dòng)測試程序生成（ATPG）成為測試向量的主要來(lái)源。

ATPG等結構技術(shù)需要掃描鏈等人工結構，以便訪(fǎng)問(wèn)整個(gè)電路，這使得大多數測試都是在測試模式下完成。雖然這對測試大有裨益，但可測試性設計（DFT）和ATPG也有缺點(diǎn)，包括：

?01、測試模式掩蓋了僅在功能模式下可見(jiàn)的故障?02、ATPG 測試向量不會(huì )覆蓋電路所有部分，如IP塊之間的接口?03、待測芯片在結構測試期間不會(huì )經(jīng)歷真實(shí)運行，無(wú)法發(fā)現一些邊緣故障和滯后性的故障，包括以下差異：?電源和時(shí)鐘分配電路中的噪聲?測試向量導致待測芯片發(fā)熱?04、ATPG沒(méi)有覆蓋復雜的真實(shí)場(chǎng)景，手動(dòng)編寫(xiě)這樣的測試向量可能非常困難甚至不可能?05、測試中不包括系統軟件

相較而言，使用SLT時(shí)，測試工程師可以像在真實(shí)環(huán)境中一樣使用待測芯片，從而發(fā)現以前無(wú)法發(fā)現的故障。下期我們將探討SLT逐漸普遍的原因、SLT的實(shí)踐應用、SLT面臨的挑戰。

過(guò)去十年里，我們生活的世界變得更加依賴(lài)電子設備。這點(diǎn)在汽車(chē)中尤為明顯：半自動(dòng)駕駛汽車(chē)已經(jīng)推出，電子設備或軟件能夠感知事件并通過(guò)自動(dòng)轉向或制動(dòng)來(lái)對事件做出反應。

世界各地的人也都高度依賴(lài)手機，而這需要強大可靠的設備作為基礎。對設備質(zhì)量的高要求推動(dòng)制造商對其芯片和系統進(jìn)行全面測試，以減少終端用戶(hù)購買(mǎi)后遇到問(wèn)題的可能性。

在當今競爭激烈的市場(chǎng)中，元器件供應商不斷推向技術(shù)極限，以提高性能、電池續航和良率。這意味著(zhù)，供應商需要：

?盡早在新的工藝節點(diǎn)上發(fā)貨，而工藝的缺陷率可能仍然比較高?盡可能以低電壓運行，以延長(cháng)電池續航?微調PLL設置以最大化良率?轉為使用更前沿的封裝技術(shù)來(lái)提高密度和性能

鑒于上述需求，必須進(jìn)行大量測試，確保成品中使用的是優(yōu)質(zhì)元器件。因此，隨著(zhù)不斷推向技術(shù)極限，使用SLT可防止故障漏檢，確保成品元器件達到所需的高質(zhì)量水準。

鑒于進(jìn)入測試時(shí)的初始缺陷率升高，而退出測試時(shí)允許的缺陷率顯著(zhù)降低，元器件制造商比以往任何時(shí)候都更加依賴(lài)測試。

目前的技術(shù)已經(jīng)遠遠超過(guò)每個(gè)芯片10億個(gè)晶體管的大關(guān)，99.5%的故障覆蓋率雖然仍可以接受，但如果以10億件來(lái)計算，0.5%還是很多。

電子設計自動(dòng)化（EDA）行業(yè)在實(shí)現故障覆蓋率與密度同步提高方面付出了巨大努力，但由于以下原因，故障覆蓋率的提升有所滯后。

每當在集成電路制造中引入新的創(chuàng )新技術(shù)，也意味著(zhù)引入了新的故障模式。但檢測這些故障模式所需的新測試技術(shù)卻開(kāi)發(fā)緩慢，總是難以跟上步伐。而通過(guò)SLT，制造商可以實(shí)施功能測試，以引發(fā)和捕獲由新故障模式導致的真實(shí)故障。

除了具備以上所說(shuō)的硬件功能以外，測試設備還必須提供一個(gè)計算機平臺（測試用PC）和相應的API，以便測試程序訪(fǎng)問(wèn)這些功能和特性。

ATPG專(zhuān)注于測試IP塊并為這些IP塊實(shí)現非常高的故障覆蓋率。然而，隨著(zhù)SoC變得越來(lái)越復雜，加入更多IP塊，這些IP塊之間的接口成為芯片中更重要的組成部分，導致整體故障覆蓋率下降。

IP塊接口的另一個(gè)挑戰是它們通常是異步的，這就導致測試更加困難。除了測試異步接口的復雜度，掃描所有可能的時(shí)序組合也非常耗時(shí)。

EDA行業(yè)提供了推動(dòng)SoC系統驗證的工具，但尚不清楚這些仿真將如何移植到ATE，甚至能否移植到ATE。

SLT支持對接口進(jìn)行測試，因為待測芯片將在真實(shí)環(huán)境中使用，以便發(fā)現ATE中可能沒(méi)有出現的故障。

如今的系統非常復雜，因此缺陷很難避免。設計驗證環(huán)節應該在零件或系統投入生產(chǎn)之前發(fā)現這些缺陷，但是，其中一些設計缺陷很難察覺(jué)，這就導致許多系統需要運行很長(cháng)時(shí)間才能出現這種系統故障形式的缺陷。

更多時(shí)候，發(fā)現這些缺陷所需的硬件實(shí)例數量大得不切實(shí)際。

作為替代方案，在預生產(chǎn)和早期生產(chǎn)中運行SLT可以提供引發(fā)這些罕見(jiàn)故障所需的大量待測芯片，以便在產(chǎn)品交付給終端客戶(hù)之前修復硬件或軟件中的缺陷。

邊緣故障通常是裕度設計不佳造成的結果，因此SLT發(fā)現邊緣故障的能力有助于在流程早期階段解決這些裕度設計問(wèn)題。

裕度設計是指為了保證結構的安全可靠性，在設計中引入一個(gè)大于1的安全系數，試圖來(lái)保障機械零件不發(fā)生故障。安全系數是通過(guò)綜合考慮荷載、材料性能數據的可靠性、所計算方法的合理性、加工裝配精度以及所設計的零件的重要性、失效后果等因素來(lái)確定。

在裕度設計中，對于配合尺寸和非配合尺寸，安全裕度的數值有所不同。一般而言，對于配合尺寸，安全裕度A的數值取工件公差的1/10；對于非配合尺寸或工藝能力很高時(shí)，A值可取為零。同時(shí)，A值的大小是人為給定的，A值越大對計量器具要求越低；A值越小，生產(chǎn)公差越大，但對計量器具的要求越高。因此應結合實(shí)際情況靈活處理。

裕度設計通常也稱(chēng)為安全系數法，是一種廣泛用于機械可靠性設計領(lǐng)域的設計方法。

用SLT有多種不同策略。之前提到了SLT能夠提高復雜待測芯片的故障覆蓋率，此外還有其他優(yōu)勢，包括：

?為制造和測試提供早期反饋。此類(lèi)反饋用于減少缺陷和提高故障覆蓋率。?快速提高故障覆蓋率以避免漏檢。?實(shí)現難以在A(yíng)TE上實(shí)現的測試。

完整SLT與局部SLT對比 本白皮書(shū)主要介紹使用完整SLT以實(shí)現更高質(zhì)量，但也存在其他使用可能性：

?1) SLT抽樣測試 對于過(guò)往記錄良好、基于成熟工藝、在A(yíng)TE上具有良好故障覆蓋率的待測芯片，SLT可能并不是必需的。但是，使用SLT對部件進(jìn)行抽樣測試有利于驗證是否達到每百萬(wàn)缺陷數（DPPM）要求。?2) 初始斜波期間或降低缺陷率時(shí)使用完整SLT?用于發(fā)現ATE未檢出的故障，找出SLT所發(fā)現故障的根本原因*，然后創(chuàng )建ATE測試進(jìn)行驗證。同時(shí)，來(lái)自SLT的反饋可用于降低工藝的缺陷率。如此一來(lái)，測試覆蓋率和缺陷率都有了改進(jìn)，最后只需抽樣檢查即可。?3) 全面生產(chǎn)SLT 當使用傳統ATE無(wú)法實(shí)現必要的覆蓋率，或由于高工藝缺陷率而導致漏檢率過(guò)高時(shí)，可使用此方法。?4) 快速提高故障覆蓋率以避免漏檢 理想情況下，遇到系統故障時(shí)，應找出故障的根本原因，修復故障并添加測試來(lái)捕獲其他故障，但這個(gè)過(guò)程需要時(shí)間，而更理想的方法是立即停止漏檢。SLT非常適合這一用途，它可以用來(lái)捕獲ATE的漏檢故障，然后可以將測試快速添加到SLT，以檢測出影響終端用戶(hù)的漏檢。SLT提供的測試方法，對于標準ATE來(lái)說(shuō)非常困難甚至不可能，因此，對于某些現場(chǎng)故障，SLT是少數幾種達到故障覆蓋率要求的方法之一。

由于沒(méi)有可用的工具能夠衡量SLT對傳統故障模式的故障覆蓋率，因此很難知道所作的測試是否足夠。

有一些手動(dòng)方法可幫助了解SLT測試的全面性，包括根據定義系統場(chǎng)景、列出所有要測試的場(chǎng)景，然后驗證針對這些場(chǎng)景的測試是否足夠。

EDA供應商已經(jīng)開(kāi)始為基于場(chǎng)景的SLT生產(chǎn)合適的工具。

傳統ATE測試設備具有高精度板卡，可以測量部件的規格，例如邊緣器件排布、電壓、電流、頻率和DAC/ADC線(xiàn)性度。

SLT則有所不同：功能測試可以告訴我們給定的待測芯片是否正常工作，但它不能告訴我們待測芯片是處于故障邊緣，還是有充足的裕度，可以繼續正常工作。

與裕度問(wèn)題相關(guān)的是，用于構建測試板的元器件本身具有不同程度的裕度，這意味著(zhù)待測芯片的測試結果可能取決于所采用的測試板的規格。

如果大量測試板不符合規范，并且是由于測試板設計缺陷而導致待測芯片失敗，這將是一場(chǎng)災難。但是，如果測試板都符合規范，那么測試板的差異性反而有利于測試，因為這意味著(zhù)待測芯片的測試更接近真實(shí)場(chǎng)景。

SoC和SIP的復雜度日益提高，加上終端用戶(hù)日益嚴格的質(zhì)量要求，在此趨勢的推動(dòng)下，SLT得到了更廣泛的采用，成為待測芯片測試策略中的關(guān)鍵組成部分。

通過(guò)使用SLT在仿真的終端環(huán)境中對待測芯片進(jìn)行功能測試，設備制造商可以預防使用傳統晶圓和封裝測試技術(shù)難以檢測到的漏檢故障。

此外，在測試流程中添加SLT環(huán)節后，不僅可以捕獲漏檢故障，而且可以在平臺之間移動(dòng)測試，包括在測試流程的早期階段運行低良率測試，后期階段在SLT測試設備中運行高良率測試，這將有助于客戶(hù)達到理想的測試成本/質(zhì)量比。

我們看到，市場(chǎng)對SLT的需求不斷增長(cháng)，并且很多企業(yè)都希望通過(guò)實(shí)現SLT來(lái)改進(jìn)質(zhì)量成本。