基于FPGA的高性能DAC芯片測試與研究

D/A 轉換器作為連接數字系統與模擬系統的橋梁，不僅要求快速、靈敏，而且線(xiàn)性誤差、信噪比和增益誤差等也要滿(mǎn)足系統的要求[1]。因此，研究DAC 芯片的測試方法，對高速、高分辨率DAC 芯片的研發(fā)具有十分重要的意義。

　　目前，波形測量和分析協(xié)會(huì )已提出了DAC 測試的技術(shù)標準IEEE Std.1057，里面的術(shù)語(yǔ)和測試方法為DAC 測試提供了更多的參考。傳統的標準測試只適于信號發(fā)生器、示波器等測試儀器，但是測試精度不高；大規模芯片測試時(shí)則使用自動(dòng)測試設備（ATE），但是成本很高；最近提出的DAC 的測試方法，比如結合V777 數字測試系統可以進(jìn)行DAC 測試，應用模擬濾波器進(jìn)行音頻DAC 測試，利用數?；旌闲盘枩y試系統Quartet 對高速DAC 進(jìn)行測試，等等[5]，這些方法在通用性、精確度和成本方面無(wú)法同時(shí)滿(mǎn)足。為了達到上述要求，提出了基于FPGA 的高性能DAC 芯片回路測試法。

　　1 DAC 主要技術(shù)參數

　　DAC 的主要技術(shù)參數基本上可以分為靜態(tài)特性參數和動(dòng)態(tài)特性參數。DAC 的靜態(tài)特性參數用來(lái)確定其轉換的精確度，主要包括失調誤差（Offset Error）、增益誤差（Gain Error）、積分非線(xiàn)性誤差（INL）以及微分非線(xiàn)性誤差（DNL）等。DAC動(dòng)態(tài)特性參數用來(lái)確定其交流條件下的性能，主要包括信噪比（SNR）、信號噪聲和失真比（SINAD）、有效位數（ENOB）、總諧波失真（THD），以及無(wú)雜散動(dòng)態(tài)范圍（SFDR）等。

　　2 測試方案

　　2.1 設計原理

　　DAC 芯片參數回路測試法，就是將待測信號形成一個(gè)完整的信號回路。首先，使用FPGA 產(chǎn)生待測信號，經(jīng)過(guò)DAC芯片后轉換成模擬信號，再經(jīng)過(guò)濾波、放大電路和ADC 芯片轉換成數字信號，存儲在FPGA 的RAM 里，然后使用QuartusII 軟件Signal tap II 工具取出數據，導入Matlab 軟件后，就可以對數字信號進(jìn)行分析和計算，從而得到DAC 的技術(shù)參數[6]。在A(yíng)DC 采樣之前使用模擬信號接收器，如示波器、頻譜儀等，可與后端測試結果比較分析。設計原理如圖1 所示。

　　由于FPGA 使用非常靈活，通過(guò)配置不同的編程數據可以產(chǎn)生不同的電路功能，對于不同分辨率和采樣速度的DAC芯片都可以進(jìn)行參數測試；濾波和運算放大電路盡可能地降低信號在轉換和傳遞過(guò)程中的噪聲；數字信號在分析和計算方面比模擬信號更加準確，保證了測試系統的精確度；相對于其他DAC 測試系統來(lái)說(shuō)，本測試方案使用的元器件比較少，成本比較低。

圖1 設計原理

　　2.2 硬件實(shí)現

　　DAC 使用12 位分辨率、250 Ms/s 采樣速度的DAC 芯片，芯片采用LVDS 差分電路、PTAT 基準源以及4+4+4 電流源陣列等關(guān)鍵技術(shù)設計，可以滿(mǎn)足高速高分辨率轉換電路處理的要求。FPGA 是Altera 公司Cyclone III 系列EP3C25Q240C8 芯片，功耗小，系統綜合能力強，價(jià)格較低，包含了24*個(gè)邏輯單元、594 Kbit 內存空間和4 個(gè)鎖相環(huán)，硬件資源完全可以滿(mǎn)足測試的要求[8] 。ADC 是LINEAR 公司的LTC2242-12 芯片，交流特性非常好，降低了測試系統帶來(lái)的誤差。運算放大器是ADI 公司的AD8008 芯片，非常好的驅動(dòng)特性保證了DAC 芯片輸出信號的質(zhì)量，提高了DAC 的驅動(dòng)能力。