良率提升，EDA功不可沒(méi)——西門(mén)子EDA對話(huà)紫光展銳

“芯片競爭，關(guān)鍵在良率?！?/strong>看似簡(jiǎn)單的一句話(huà)，當我們深度推敲它，卻別有一番天地。有業(yè)內行業(yè)分析指出，當前影響3nm工藝量產(chǎn)的最大因素是良率只有50%左右，然而大家只在先進(jìn)工藝節點(diǎn)上才關(guān)注芯片的良率問(wèn)題嗎？非也，可以說(shuō)芯片行業(yè)對良率的關(guān)注度覆蓋所有工藝節點(diǎn)，包括特色工藝，因為它是關(guān)聯(lián)企業(yè)成本最直接、最重要的因素。

良率提升，是芯片企業(yè)獲利能力的關(guān)鍵

我們以國內芯片大廠(chǎng)為例，紫光展銳執行副總裁周晨表示：“產(chǎn)品良率對紫光展銳的獲利能力和產(chǎn)品質(zhì)量管控至關(guān)重要，因此紫光展銳的研發(fā)部門(mén)和Foundry合作伙伴有非常緊密的合作，對先進(jìn)工藝中缺陷模型、產(chǎn)品可測試性設計、良率改善和爬坡有相當深厚的技術(shù)積累。此外，EDA 在幫助產(chǎn)品提升良率方面有非常大的價(jià)值。產(chǎn)品良率提升非常依賴(lài)完善的工作流程，從DFT、診斷、失效分析、大數據分析以及物理設計等環(huán)節都要依賴(lài)EDA工具來(lái)完成缺陷模型的建立、學(xué)習和改善的工作?！?/span>

換言之，當前行業(yè)中改善良率主要從兩個(gè)方向切入：一個(gè)方向是芯片設計企業(yè)對先進(jìn)工藝的理解，特別是和Foundry 廠(chǎng)的互動(dòng)如何更好、更快地調整工藝參數，減小缺陷發(fā)生的概率和減低對產(chǎn)品良率的影響；另外一個(gè)方向是在設計中采取一些創(chuàng )新性的技術(shù)，使芯片的物理設計的可制造性得到大幅度提升，這需要設計、工藝和EDA三方的有效協(xié)作才能夠達成。

攜手西門(mén)子EDA，

 在DFM改善奠定良好技術(shù)基礎

EDA作為芯片產(chǎn)業(yè)的基石，在良率提升層面的重要性不言而喻。EDA工具對于良率的把控幾乎覆蓋芯片設計和制造的整個(gè)流程，除了芯片前端設計和靜態(tài)時(shí)序驗證等功能外，還涉及到后端驗證、可測試性設計、光學(xué)臨近修正等。西門(mén)子EDA提供的良率解決方案涵蓋硅前、硅中和后硅三個(gè)階段，可實(shí)現“端到端”的良率保障。

具體來(lái)講，在硅前和硅中階段，西門(mén)子EDA的Calibre物理驗證平臺涵蓋了Signoff級驗證的Design、Mask以及芯片制造過(guò)程中所有驗證步驟，在提升良率方面的表現得到了業(yè)界廣泛的認可。以Calibre SONR為例，這是一款基于特征向量的機器學(xué)習平臺，通過(guò)將Calibre機器學(xué)習模型與核心Calibre架構集成，來(lái)實(shí)現全芯片的熱點(diǎn)預測和分析、模式減少，以及覆蓋率檢查等，可大大提高晶圓廠(chǎng)缺陷檢測和診斷的生產(chǎn)力和準確性。其中，由于Calibre SONR工具自帶一個(gè)機器學(xué)習數據庫，可以以低內存和運行時(shí)間要求高效地處理大型數據集，因此OPC（光學(xué)鄰近效應檢測）受益最多，此前OPC需要海量的數據建模，并需要上萬(wàn)顆CPU作為硬件基礎進(jìn)行計算，而通過(guò)人工智能和機器學(xué)習，OPC的計算量實(shí)現大幅降低。

在后硅階段，我們看到全球前十大半導體廠(chǎng)商中至少有7家正在采用診斷驅動(dòng)良率分析技術(shù)（DDYA）來(lái)提升良率，并大大縮短PFA循環(huán)時(shí)間。而西門(mén)子EDA的Tessent工具平臺可幫助客戶(hù)實(shí)現最佳的可測試性設計 (DFT)解決方案，通過(guò)Tessent Diagnosis提供的版圖感知和標準單元感知技術(shù)，以及Tessent YieldInsight提供的無(wú)監督機器學(xué)習技術(shù)相結合，找到最可能的缺陷分布并移除低概率懷疑點(diǎn)，提升分辨率和準確性，從而提高芯片良率并實(shí)現更優(yōu)的功耗、性能和面積（PPA）。值得一提的是，近期西門(mén)子EDA還推出了Tessent? RTL Pro解決方案，進(jìn)一步擴展了 Tessent 產(chǎn)品組合的設計編輯功能，讓客戶(hù)能夠在設計流程早期自動(dòng)完成測試點(diǎn)、封裝器單元和X-bounding 邏輯的分析和插入，從而縮短設計周期，改進(jìn)設計的可測試性，更好地實(shí)現芯片面市“左移”(Shift-left) 工作。

周晨透露：“紫光展銳研發(fā)團隊和西門(mén)子EDA在很多領(lǐng)域都有合作，在良率提升方面更是合作緊密。西門(mén)子EDA工具SONR的機器學(xué)習能力非常強大，在缺陷模型在物理版圖中的匹配起到至關(guān)重要的作用?！?/p>

周晨表示，紫光展銳在去年一顆量產(chǎn)芯片中使用了西門(mén)子EDA的SONR技術(shù)。得益于SONR強大和創(chuàng )新的機器學(xué)習能力，在版圖上執行了幾百處的改動(dòng)。根據回片測試結果顯示，良率確實(shí)有實(shí)質(zhì)性的改善，為紫光展銳以后的先進(jìn)工藝DFM（可制造型設計）改善奠定了良好的技術(shù)基礎。而紫光展銳也和西門(mén)子EDA研發(fā)部門(mén)進(jìn)行了有效的互動(dòng)，對SONR的產(chǎn)品技術(shù)改進(jìn)提出了自己的意見(jiàn)，并被采納，在DFM提高領(lǐng)域取得了開(kāi)創(chuàng )性的成果。

對此，周晨表示：“紫光展銳和西門(mén)子EDA的協(xié)作完全是業(yè)界的強強聯(lián)合，通過(guò)取長(cháng)補短，開(kāi)創(chuàng )了互利共贏(yíng)的合作模式。”

良率高、產(chǎn)品好，紫光展銳穩健發(fā)展

在高良率和技術(shù)創(chuàng )新壁壘加持下，紫光展銳的成長(cháng)迅猛，根據Counterpoint最新發(fā)布的2023年第二季度全球智能手機AP/SoC芯片出貨量的市場(chǎng)份額數據顯示，紫光展銳成為今年季度環(huán)比增長(cháng)最快的芯片企業(yè)。

周晨從兩個(gè)維度對紫光展銳的成長(cháng)進(jìn)行了分析：“一方面，在5G和4G產(chǎn)品雙管齊下的策略下，紫光展銳堅持技術(shù)創(chuàng )新，在過(guò)去一段時(shí)間實(shí)現了很多技術(shù)成果轉化，在5G領(lǐng)域形成了梯隊化的產(chǎn)品矩陣，并在4G智能機平臺T612/T616/T619中突破了1.08億像素，構成了產(chǎn)品的獨特亮點(diǎn)，這對市場(chǎng)用戶(hù)來(lái)說(shuō)是極具吸引力的；另一方面，紫光展銳與西門(mén)子EDA等合作伙伴攜手，實(shí)現了面向多板塊的技術(shù)應用性的提高，在5G NTN、5G新通話(huà)、5G RedCap等領(lǐng)域取得了持續性的突破，并推出了首款車(chē)規級5G智能座艙芯片平臺A7870和面向行業(yè)解決方案的P7885，以及首顆5G NTN衛星通信通用SoC芯片V8821?！?/p>

周晨強調：“未來(lái)，我們將繼續與西門(mén)子EDA等合作伙伴共建生態(tài)，在消費電子、物聯(lián)網(wǎng)領(lǐng)域持續深耕的基礎上，進(jìn)一步布局汽車(chē)電子、智能顯示等業(yè)務(wù)，描繪出紫光展銳強勁的第二增長(cháng)曲線(xiàn)。”

寫(xiě)在最后

芯片企業(yè)想要盈利，良率保障是關(guān)鍵，正如紫光展銳為何能成為國內半導體行業(yè)的領(lǐng)頭羊，同樣也經(jīng)歷了良率提升的考驗，而在迎接挑戰、加速創(chuàng )新的路上，EDA工具功不可沒(méi)。與西門(mén)子EDA的強強聯(lián)合更是合作共贏(yíng)的制勝關(guān)鍵。

來(lái)源：半導體行業(yè)觀(guān)察