這種半導體將是芯片未來(lái)的關(guān)鍵
加入技術(shù)交流群
來(lái)源：本文由半導體行業(yè)觀(guān)察編譯自allaboutcircuit。
Kumar 和他的同事研究人員 Katie Neilson 和 Kirstin Schauble 面臨的問(wèn)題是尋找接觸電阻 (RC) 幾乎為零的金屬觸點(diǎn)。當這些材料集成到電路、LED 或太陽(yáng)能電池中時(shí)，替代方案將浪費金屬-半導體結處的電壓和功率。
為了應對這一挑戰，這些斯坦福大學(xué)的研究人員最近開(kāi)發(fā)了一種在單層二維半導體上制造合金金屬觸點(diǎn)的新技術(shù)。二維半導體上改進(jìn)的金屬-半導體接觸電阻，結合過(guò)渡金屬二硫化物 (TMD) 的光學(xué)特性，可能為下一代邏輯和存儲技術(shù)鋪平道路。 二維半導體晶體管的前景
據研究人員稱(chēng)，二維半導體有望解決大尺寸晶體管中的通道控制問(wèn)題：減小器件尺寸也會(huì )減小通道長(cháng)度。界面缺陷（由于晶體管柵極溝道的小尺寸）導致載流子遷移率下降。
研究人員表示，MoS2等過(guò)渡金屬二硫化物 (TMD) 是亞 10nm 溝道晶體管的首選材料，因為它們在極薄的厚度下具有高遷移率。
我們小組之前的一項研究表明，鎳 (Ni) 和鈀 (Pd) 等高熔點(diǎn)金屬 在沉積在單層 MoS2上時(shí)會(huì )造成損壞。作為一種精致的三原子厚材料，這會(huì )嚴重降低其電子性能。因此，我們和其他小組嘗試了低熔點(diǎn)金屬，例如銦（In）和錫（Sn），看看它們是否會(huì )減少對MoS2的損害。拉曼光譜表明它們實(shí)際上對單層 MoS2造成的損傷可以忽略不計。In 和 Sn 非常容易氧化，因此我們用金 (Au) 蓋住這些低熔點(diǎn)金屬觸點(diǎn)，發(fā)現這些觸點(diǎn)的性能非常好。 合金觸點(diǎn)的電氣特性
為了防止浪費電壓和功率，研究人員尋找了幾乎沒(méi)有接觸電阻 (RC) 的金屬觸點(diǎn)。目前，市場(chǎng)上RC最少的最著(zhù)名觸點(diǎn)是銀/金（Ag/Au）、金（Au）和錫（Sn）。
斯坦福大學(xué)的研究人員成功地制造了 In/Au 和 Sn/Au 合金觸點(diǎn)，其接觸電阻分別低至 190 ohm.μm 和 270 ohm.μm。
“我會(huì )說(shuō)我們偶然想到了這種合金化技術(shù)，”該團隊解釋說(shuō)?！叭缓?，我們專(zhuān)注于合金化方面，因為這將確保這些觸點(diǎn)的熱穩定性和化學(xué)穩定性。例如，In/Au 合金的熔點(diǎn)將高于純 In，這使得它們對于晶體管制造中的任何后續加工都更加工業(yè)友好?！?/span> 爭取可擴展性
據該團隊稱(chēng)，這項研究最具挑戰性的方面是讓這些二維半導體晶體管可靠且可重復地工作。研究人員指出：“我們不只是為一次性的‘英雄’設備——即表現非常好的單個(gè)晶體管而產(chǎn)生?！?“相反，我們希望展示整個(gè)芯片的接觸電阻在統計上相關(guān)的改進(jìn)。因此，雖然我們在最初的實(shí)驗中擁有出色的產(chǎn)品，但成品率或成功率很低?！?/span>
例如，研究人員假設，如果他們最初制造 100 個(gè)產(chǎn)品，那么其中只有兩三個(gè)會(huì )表現良好。經(jīng)過(guò)數月的反復試驗，該團隊試圖確定設備制造過(guò)程和測試方法，以確保他們創(chuàng )造出可重現的芯片范圍內的結果。
在團隊研究的早期階段，他們只能在只有一到三個(gè)原子厚的二維通道的晶體管上實(shí)現良好的電氣性能。由于 2D TMD 本質(zhì)上是原子級薄，因此它們在低溫下生長(cháng)以避免熔化通常用于芯片互連的金屬——這與晶體硅形成鮮明對比。
雖然研究人員承認硅“仍然是高性能邏輯晶體管的黃金標準”，但他們對 2D TMD 晶體管的未來(lái)表示樂(lè )觀(guān)，這可能有助于在基極上堆疊邏輯和存儲器層硅 CMOS 層。 2D 半導體：3D 集成的關(guān)鍵？
有許多跡象表明，摩爾定律的未來(lái)將由 3D 集成芯片形式的堆疊晶體管驅動(dòng)，這可以緩解內存帶寬問(wèn)題或“內存墻”。3D 集成芯片也可能徹底改變設計和布線(xiàn)方法。
2D 半導體可能是創(chuàng )建此類(lèi) 3D 集成芯片的關(guān)鍵解決方案，因為它們可以在低溫下輕松生長(cháng)，同時(shí)保持電氣特性完好無(wú)損。由于高電阻觸點(diǎn)一直是采用二維半導體的障礙，因此這項研究對于大規模制造良好的工業(yè)級二維半導體可能具有開(kāi)創(chuàng )性。
研究人員詳細說(shuō)明，“如果或當高質(zhì)量、低溫生長(cháng)可以擴展到 12 英寸晶圓時(shí)，TMD 將在堆疊在硅邏輯頂部的存儲器和計算層中發(fā)揮作用。它們還可以作為嵌入式 DRAM、SRAM 高速緩存中的訪(fǎng)問(wèn)晶體管或 3D 閃存晶體管?！?/span>
他們補充說(shuō)：“與硅晶體管相比，前兩個(gè)示例受益于更低的關(guān)態(tài)電流，因為單層 TMD 的能帶隙比硅大?！?/span> 2D TMD 的未來(lái)路線(xiàn)圖
2019年，臺積電宣布將開(kāi)始生產(chǎn)SiGe作為其5nm工藝的PMOS溝道材料。鍺的研究始于 2000 年代初，這項研究花了將近 20 年的時(shí)間才到達生產(chǎn)單位。2D 半導體研究始于 2011 年左右，自那時(shí)以來(lái)取得了巨大進(jìn)展。
根據斯坦福大學(xué)的研究人員的說(shuō)法，從 Ge 時(shí)間線(xiàn)推斷，2D TMD 最早可能會(huì )在 2030 年出現在消費電子產(chǎn)品中是公平的。但是，仍然存在一些開(kāi)放的挑戰，例如提高通道移動(dòng)性和探索 P 型通道候選者。在這些問(wèn)題得到解決之前，其他新型二維半導體材料將面臨激烈的競爭。
該團隊表示，摩爾定律的延續依賴(lài)于新材料、設備架構和解決方案?！耙驗樵蛹壉〉亩S材料（如 MoS 2）是擴展摩爾定律的候選材料之一，因此必須優(yōu)化它們的觸點(diǎn)，以使其成為硅的合適替代品或補充品，”他們斷言?！敖档徒佑|電阻的解決方案，例如我們提出的合金觸點(diǎn)，可以實(shí)現更高的電流和更好的節能效果?！?/span>
*博客內容為網(wǎng)友個(gè)人發(fā)布，僅代表博主個(gè)人觀(guān)點(diǎn)，如有侵權請聯(lián)系工作人員刪除。
