<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
"); //-->

博客專(zhuān)欄

EEPW首頁(yè) > 博客 > 布線(xiàn)設計是成功的基石:Ansys HFSS引領(lǐng)引線(xiàn)鍵合仿真潮流

布線(xiàn)設計是成功的基石:Ansys HFSS引領(lǐng)引線(xiàn)鍵合仿真潮流

發(fā)布人:西莫電機論壇 時(shí)間:2021-07-18 來(lái)源:工程師 發(fā)布文章

本文原刊登于A(yíng)nsys Blog:《Wired for Success: Ansys HFSS Leads in Wirebond Simulation》

作者:Kevin Quillen

編輯整理:褚正浩 | Ansys中國高級應用工程師

 

隨著(zhù)半導體制造商對處理速度的需求日益增長(cháng),印刷電路板(PCB)和芯片封裝的所有組件都必須以超高的數據速率提供精準的信號完整性。因此,一定要對任何可能導致中斷以及信號噪聲耦合的設計進(jìn)行缺陷測試。


引線(xiàn)鍵合是在PCB或芯片封裝中連接芯片和基板的微小“線(xiàn)路”,其正在接受特別考驗。作為連接通道,它們通常是信號損耗或信號退化的根源。半導體工程團隊必須將從材料、鍵合參數到工作環(huán)境條件的所有因素納入考慮,以設計出高可靠性的鍵合絲。


速度對于分析潛在的鍵合絲設計以及精準預測其作為PCB或芯片封裝一部分的性能至關(guān)重要,尤其在進(jìn)行全面的物理測試所需的預算、員工工時(shí)和其它資源都很有限的情況下。那么,電子工程師如何才能在滿(mǎn)足嚴苛發(fā)布期限和財務(wù)目標的同時(shí),實(shí)現提供完美鍵合絲性能所需的精準分析呢?

 

無(wú)與倫比的性能,充分滿(mǎn)足鍵合絲仿真需求


答案是通過(guò)Ansys HFSS對鍵合絲進(jìn)行建模并仿真其性能,以及所連接的其它方面,包括PCB和芯片封裝。


 

HFSS是仿真高頻率信號及電源完整性設計的行業(yè)標準,可為繪制、導入和修改鍵合絲結構提供本地支持。即使面對極高的設計要求,這種高性能的解決方案也能幫助工程師輕松解決諸如材料選擇與厚度、封裝配置與鍵合參數等復雜挑戰。


在HFSS 3D Layout 2021 R1版本中,Ansys Electronics Desktop又有了更多功能,其中包括強大的全新鍵合絲編輯平臺和數據庫管理功能等。工程團隊可開(kāi)發(fā)和共享其定制的鍵合絲配置文件庫,因此對于每一款新產(chǎn)品設計無(wú)需從頭開(kāi)始。當產(chǎn)品開(kāi)發(fā)商競相向市場(chǎng)推出新設計時(shí),這不僅可節省時(shí)間,而且還可節約成本。


此外,Ansys鍵合絲庫還支持Cadence鍵合絲設置文件的無(wú)縫導入,能夠將其存儲起來(lái),以備將來(lái)使用。

 

半導體研發(fā)的專(zhuān)用端到端解決方案


借助HFSS,工程師不僅可仿真芯片設計,而且還可仿真其在不同使用環(huán)境下的信號等級和電源完整性。



 

在通過(guò)HFSS對鍵合絲進(jìn)行電氣性能優(yōu)化后,還可采用簡(jiǎn)單的優(yōu)化流程,針對熱可靠性和結構可靠性等其它物理設計指標對其進(jìn)行優(yōu)化。Ansys仿真平臺包含HFSS和Ansys Mechanical,可為驗證PCB及芯片封裝設計(包含鍵合絲)的電磁、散熱和結構等各方面指標提供統一模型的專(zhuān)用環(huán)境。


如今更小、更密集的電子封裝設計一旦暴露在嚴酷的現實(shí)環(huán)境下,發(fā)生熱故障或結構故障的風(fēng)險就會(huì )更高。作為微小接觸點(diǎn),鍵合絲必須經(jīng)過(guò)特別嚴格的故障分析。Ansys仿真技術(shù)可輕松并快速地將鍵合絲設計移交給Mechanical開(kāi)展此類(lèi)分析,然后將其返回Ansys HFSS進(jìn)行迭代設計。


有了HFSS,半導體工程團隊不僅可確保針對現實(shí)環(huán)境優(yōu)化單個(gè)組件,如鍵合絲等,還可確保整個(gè)系統在經(jīng)過(guò)裝配、暴露在惡劣工作條件下后,能以可靠的最佳方式協(xié)同工作。


全球領(lǐng)先的半導體公司正在運用Ansys解決方案,讓其復雜產(chǎn)品的電磁仿真運行實(shí)現10-12倍的提速。這種系統級方法,以及針對鍵合絲優(yōu)化等特定任務(wù)提供的行業(yè)領(lǐng)先功能,充分發(fā)揮了Ansys 50多年的行業(yè)領(lǐng)先地位優(yōu)勢。


隨著(zhù)半導體工程日益復雜,HFSS也在不斷發(fā)展,以應對各種新的挑戰,而HFSS鍵合絲建模及仿真功能也不例外。Ansys HFSS 2021 R2發(fā)布在即,實(shí)現更多突破性改進(jìn)是其不變的承諾,這些改進(jìn)可預測并滿(mǎn)足半導體工程團隊最迫切的需求,敬請期待!

 

關(guān)于A(yíng)nsys CPS 解決方案

Ansys CPS(Chip+Package+System)多物理場(chǎng)仿真方案,包含了Redhawk/HFSS等業(yè)界黃金工具,基于CPM/CSM/CTM等獨有的芯片模型,通過(guò)協(xié)同仿真考察芯片與PKG/PCB之間的耦合影響,通過(guò)電、熱、結構之間的多物理場(chǎng)耦合仿真使得仿真精度更高,幫助設計者優(yōu)化從芯片至系統的SIPI/熱/結構可靠性等設計指標,此流程已經(jīng)支持多家客戶(hù)在先進(jìn)工藝節點(diǎn)和大規模的2.5D/3D IC設計上成功流片。


*博客內容為網(wǎng)友個(gè)人發(fā)布,僅代表博主個(gè)人觀(guān)點(diǎn),如有侵權請聯(lián)系工作人員刪除。



關(guān)鍵詞: 布線(xiàn)

相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>