電路板廠(chǎng)PCB關(guān)鍵信號如何去布線(xiàn)？

電路板廠(chǎng)在PCB布線(xiàn)規則中，有一條“關(guān)鍵信號線(xiàn)優(yōu)先”的原則，即電源、摸擬信號、高速信號、時(shí)鐘信號、差分信號和同步信號等關(guān)鍵信號優(yōu)先布線(xiàn)。接下來(lái)，我們不妨就來(lái)詳細了解下這些關(guān)鍵信號的布線(xiàn)要求。

模擬信號布線(xiàn)要求

模擬信號的主要特點(diǎn)是抗干擾性差，布線(xiàn)時(shí)主要考慮對模擬信號的保護。

對模擬信號的處理主要體現在以下幾點(diǎn)：

1. 為增加其抗干擾能力，走線(xiàn)要盡量短。

2. 部分模擬信號可以放棄阻抗控制要求，走線(xiàn)可以適當加粗。

3. 限定布線(xiàn)區域，盡量在模擬區域內完成布線(xiàn)，遠離數字信號。

高速信號布線(xiàn)要求

1. 多層布線(xiàn)

據電路板廠(chǎng)了解，高速信號布線(xiàn)電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須的，也是降低干擾的有效手段。合理選擇層數能大幅度降低印板尺寸，能充分利用中間層來(lái)設置屏蔽，能更好地實(shí)現就近接地，能有效地降低寄生電感，能有效縮短信號的傳輸長(cháng)度，能大幅度地降低信號間的交叉干擾等。

2. 引線(xiàn)彎折越少越好

高速電路器件管腳間的引線(xiàn)彎折越少越好。高速信號布線(xiàn)電路布線(xiàn)的引線(xiàn)最好采用全直線(xiàn)，需要轉折，可用45°折線(xiàn)或圓弧轉折，這種要求在低頻電路中僅僅用于提高鋼箔的固著(zhù)強度，而在高速電路中，滿(mǎn)足這一要求卻可以減少高速信號對外的發(fā)射和相互間的耦合，減少信號的輻射和反射。

3. 引線(xiàn)越短越好

高速信號布線(xiàn)電路器件管腳間的引線(xiàn)越短越好。引線(xiàn)越長(cháng)，帶來(lái)的分布電感和分布電容值越大，對系統的高頻信號的通過(guò)產(chǎn)生很多的影響，同時(shí)也會(huì )改變電路的特性阻抗，導致系統發(fā)生反射、振蕩等。

4. 引線(xiàn)層間交替越少越好

高速電路器件管腳間的引線(xiàn)層間交替越少越好。所謂“引線(xiàn)的層間交替越少越好”，是指元件連接過(guò)程中所用的過(guò)孔越少越好。據測，一個(gè)過(guò)孔可帶來(lái)約0.5pf的分布電容，導致電路的延時(shí)明顯增加，減少過(guò)孔數能顯著(zhù)提高速度。

5. 注意平行交叉干擾

高速信號布線(xiàn)要注意信號線(xiàn)近距離平行走線(xiàn)所引入的“交叉干擾”，若無(wú)法避免平行分布，可在平行信號線(xiàn)的反面布置大面積“地”來(lái)大幅度減少干擾。

6. 避免分枝和樹(shù)樁

高速信號布線(xiàn)應盡量避免分枝或者形成樹(shù)樁（Stub）。樹(shù)樁對阻抗有很大影響，可以導致信號的反射和過(guò)沖，所以我們通常在設計時(shí)應避免樹(shù)樁和分枝。采用菊花鏈的方式布線(xiàn)，將對信號的影響降低。

7. 信號線(xiàn)盡量走在內層

高頻信號線(xiàn)走在表層容易產(chǎn)生較大的電磁輻射，也容易受到外界電磁輻射或者因素的干擾。將高頻信號線(xiàn)布線(xiàn)在電源和地線(xiàn)之間，通過(guò)電源和底層對電磁波的吸收，所產(chǎn)生的輻射將減少很多。

時(shí)鐘信號布線(xiàn)要求

據電路板廠(chǎng)了解，在數字電路設計中，時(shí)鐘信號是一種在高態(tài)與低態(tài)之間振蕩的信號，決定著(zhù)電路的性能。時(shí)鐘電路在數字電路中點(diǎn)有重要地位，同時(shí)又是產(chǎn)生電磁輻射的主要來(lái)源。時(shí)鐘的處理方法也是在PCB布線(xiàn)時(shí)需要特別重視的。在一開(kāi)始就理清時(shí)鐘樹(shù)，明確各種時(shí)鐘之間的關(guān)系，布線(xiàn)的時(shí)候就能處理得更好。并且時(shí)鐘信號也經(jīng)常是EMC設計的難點(diǎn)，需要過(guò)EMC測試指標的項目尤其要注意。

時(shí)鐘線(xiàn)除了常規的阻抗控制和等長(cháng)要求外，還需要注意以下問(wèn)題：

1. 時(shí)鐘信號盡量選擇優(yōu)選布線(xiàn)層。

2. 時(shí)鐘信號盡量不跨分割，更不要沿著(zhù)分割區布線(xiàn)。

3. 注意時(shí)鐘信號與其他信號的間距，至少滿(mǎn)足3W。

4. 有EMC要求的設計，較長(cháng)的時(shí)候線(xiàn)盡量選擇內層布線(xiàn)。

5. 注意時(shí)鐘信號的端接匹配。

6. 不要采用菊花鏈結構傳送時(shí)鐘信號，而應采用星型結構，即所有的時(shí)鐘負載直接與時(shí)鐘功率驅動(dòng)器相互連接。

7. 所有連接晶振輸入/輸出端的導線(xiàn)盡量短，以減少噪聲干擾及分布電容對晶振的影響。

8. 晶振電容地線(xiàn)應使用盡量寬而短的導線(xiàn)連接至器件上；離晶振最近的數字地引腳，應盡量減少過(guò)孔。

9. 在數字電路中，通常的時(shí)鐘信號都是邊沿變化快的信號，對外串擾大。所以在設計中，時(shí)鐘線(xiàn)宜用地線(xiàn)包圍起來(lái)并多打地線(xiàn)也來(lái)減少分布電容，從而減少串擾；對高頻信號時(shí)鐘盡量使用低電壓關(guān)分時(shí)鐘信號并包地方式，需要注意包地打孔的完整性。

差分信號布線(xiàn)要求

差分信號，有些也稱(chēng)差動(dòng)信號，用兩根完全一樣，極性相反的信號傳輸一路數據，依靠?jì)筛盘栯娖讲钸M(jìn)行判決。為了保證兩根信號完全一致，在布線(xiàn)時(shí)要保持并行，線(xiàn)寬、線(xiàn)間距保持不變。

pcb關(guān)鍵信號如何去布線(xiàn)

在電路板上，差分走線(xiàn)必須是等長(cháng)、等寬、緊密靠近、且在同一層面的兩根線(xiàn)。

1. 等長(cháng)：等長(cháng)是指兩條線(xiàn)的長(cháng)度要盡量一樣長(cháng)，是為了保證兩個(gè)差分信號時(shí)刻保持相反極性。減少共模分量。

2. 等寬等距：等寬是指兩條信號的走線(xiàn)寬度需要保持一致，等距是指兩條線(xiàn)之間的間距要保持不變，保持平行。

提醒：盡量為時(shí)鐘信號、高頻信號、敏感信號等關(guān)鍵信號提供專(zhuān)門(mén)的布線(xiàn)層，并保證其最小的回路面積。采用屏蔽和加大安全間距等方法，保證信號質(zhì)量。