<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx-spartan

ADI公司舉辦2013設計峰會(huì )

  • Analog Devices, Inc.(NASDAQ:ADI)與Xilinx? Inc.和MathWorks Inc.將合作舉辦一系列面向模擬、混合信號和嵌入式系統工程師的設計會(huì )議。會(huì )議的主題是“Discuss. Design. Deliver.”,高性能模擬、現場(chǎng)可編程門(mén)陣列(FPGA)方面的專(zhuān)家將齊聚一堂,并結合建模工具展示完整的信號鏈和可供系統立即使用的解決方案,以應對復雜的設計挑戰。
  • 關(guān)鍵字: ADI  Xilinx  混合信號  

基于Xilinx FPGA的部分動(dòng)態(tài)可重構技術(shù)的信號解調系

  • 隨著(zhù)現代通信技術(shù)的迅速發(fā)展,信號的調制方式向多樣化發(fā)展,解淵技術(shù)也隨之不斷向前發(fā)展。為了對高速大帶寬的信號進(jìn)行實(shí)時(shí)解調,現在很多的解調關(guān)鍵算法都是在高速硬件上用可編程邏輯器件(FPGA)實(shí)觀(guān),利用FPGA強大的
  • 關(guān)鍵字: Xilinx  FPGA  部分動(dòng)態(tài)可重構  信號解調系統    

Xilinx Smarter Vision解決方案:讓您擁有完美的視

  • 在過(guò)去30年,消費者目睹了電視廣播以及我們總體上訪(fǎng)問(wèn)媒體方式的巨大而又快速的轉變。如果您是從上個(gè)世紀70年代走過(guò)來(lái)的,你就可以看到電視從過(guò)去到現在有多么明顯的進(jìn)步。那時(shí)模擬廣播僅提供三個(gè)主要頻道,畫(huà)質(zhì)只相
  • 關(guān)鍵字: Smarter  Xilinx  Vision  方案    

Xilinx Zynq All Programmable SoC:Smarter Visi

  • 您是否見(jiàn)識過(guò)奧迪非凡的自動(dòng)泊車(chē)功能?在沒(méi)有駕駛員的情況下,轎車(chē)能自動(dòng)找到車(chē)位并泊車(chē)入位;或者,您是否使用Kinect控制器玩過(guò)Xbox 360游戲,或是剛剛咬下一口您從本地水果店購買(mǎi)的鮮香水果。如果是,那么您可以把自
  • 關(guān)鍵字: Programmable  Smarter  Xilinx  Vision    

基于Zed board的人體生理狀態(tài)監測系統設計與實(shí)現

  • 本文設計的系統主要研究了基于Zed board的人體生理狀態(tài)監測系統設計與實(shí)現?,F在體動(dòng)信號(Ballistocardiogram,BCG)與心電信號(Electrocardiogram,ECG)同步監測的系統還很少有,這樣的系統可以更加全面的監測心臟的活動(dòng)狀態(tài),使在家庭、辦公等環(huán)境下,長(cháng)時(shí)間實(shí)時(shí)監護和評估心臟功能變?yōu)榭赡?/li>
  • 關(guān)鍵字: Xilinx  心電信號  體動(dòng)信號  

基于Xilinx Spartan-6的高速接口設計

  • 隨著(zhù)網(wǎng)絡(luò )帶寬的不斷增加和數據率的不斷提高,單端互聯(lián)的方式由于噪聲等的影響已經(jīng)不能滿(mǎn)足設計的要求。在高速數據通信系統中,由于LVDS(低壓差分信號)有著(zhù)良好的抗干擾能力而被廣泛使用。然而由于許多MCU和DSP不支持LVDS標準的信號而使得接口設計復雜且難于調試。
  • 關(guān)鍵字: Xilinx  LVDS  Spartan-6  

基于Xilinx Zynq的解決方案展示

  • Zynq-7000系列器件將處理器的軟件可編程能力與 FPGA 的硬件可編程能力實(shí)現完美結合,以低功耗和低成本等系統優(yōu)勢實(shí)現無(wú)以倫比的系統性能、靈活性、可擴展性,同時(shí)可以加速產(chǎn)品上市進(jìn)程。
  • 關(guān)鍵字: Xilinx  Zynq-7000  FPGA   201301  

Xilinx在20奈米已發(fā)展出SoC并即將試產(chǎn)

  •   在A(yíng)ll Programmable FPGA、SoC和3D IC方面有指標意義的美商賽靈思(Xilinx, Inc.) ,今(31日)宣布在開(kāi)發(fā)與推出最新一代20奈米All Programmable元件方面有叁項重大凸破。20奈米系列元件在系統效能、低功耗及可編程系統整合度均超前業(yè)界。20奈米系列元件將廣泛支援新一代的系統,并提供最具競爭力的可編程替代方案,取代各種ASIC與ASSP。   Xilinx Vivado設計套件是首款針對可編程元件打造的SoC設計套件,將支援2013年3月推出的首批20
  • 關(guān)鍵字: Xilinx  SoC  設計套件  

Xilinx 20nm產(chǎn)品細節揭秘 搶占20nm FPGA制高點(diǎn)

  •   前不久,賽靈思(Xilinx)發(fā)表其20 nm產(chǎn)品路線(xiàn)圖,在之前的28nm產(chǎn)品上,Xilinx聲稱(chēng)他們領(lǐng)先競爭對手一代,落實(shí)了All Programmable器件戰略(FPGA、SoC和3D IC),推出了Vivado設計環(huán)境和開(kāi)發(fā)套件,結合其豐富的IP資源,為市場(chǎng)提供了高性能、低功耗和有利于減少系統/BOM成本的產(chǎn)品。賽靈思公司全球高級副總裁,亞太區執行總裁湯立人表示,Xilinx在20nm產(chǎn)品的表現上還將保持領(lǐng)先一代的優(yōu)勢,下一代FPGA及第二代SoC和3D IC將與Vivado設計套件&ldqu
  • 關(guān)鍵字: Xilinx  FPGA  20nm   

用Xilinx FPGA實(shí)現DDR SDRAM控制器

  • 1 引言在高速信號處理系統中, 需要緩存高速、大量的數據, 存儲器的選擇與應用已成為系統實(shí)現的關(guān)鍵所在。DDR SDRAM是一種高速CMOS、動(dòng)態(tài)隨機訪(fǎng)問(wèn)存儲器, 它采用雙倍數據速率結構來(lái)完成高速操作。SDR SDRAM一個(gè)時(shí)鐘周
  • 關(guān)鍵字: Xilinx  SDRAM  FPGA  DDR    

基于Xilinx FPGA的電力諧波檢測的設計

  • 基于FFT算法的電力系統諧波檢測裝置,大多采用DSP芯片設計。DSP芯片是采用哈佛結構設計的一種CPU,運算能力很強,速度很快;但是其順序 執行的模式限制了其進(jìn)行FFT運算的速度。而現場(chǎng)可編程邏輯門(mén)陣列(Field Progra
  • 關(guān)鍵字: 檢測  設計  諧波  電力  Xilinx  FPGA  基于  

“2012年嵌入式系統創(chuàng )新與應用技術(shù)論壇”北大精彩上演

  • 今天,“2012年嵌入式系統創(chuàng )新與應用技術(shù)論壇”在北京大學(xué)舉行。共有200名左右的聽(tīng)眾出席了這次會(huì )議。 “計算能力如何在5年內提高100倍?最大的挑戰是功耗。主要兩個(gè)解決途徑,一是編程語(yǔ)言,二是計算機架構改變?!敝袊茖W(xué)院院士、航天總公司771所的沈緒榜先生首先做了理論性報告——《粗粒度的時(shí)空計算》。他說(shuō),高科技本質(zhì)上是數學(xué)技術(shù)。計算機是數學(xué)家發(fā)明的,是以無(wú)窮的計算時(shí)間和無(wú)窮的存儲空間支持數學(xué)上的infinite的,因此也產(chǎn)生了
  • 關(guān)鍵字: 嵌入式  電子產(chǎn)品世界  沈緒榜  Xilinx  Freescale  

Xilinx的增量編譯技術(shù)

  • 通常FPGA工程師編譯較大的工程時(shí)比較頭疼,因為編譯時(shí)間非常長(cháng),常常需要花費幾個(gè)小時(shí),如果是在調試階段,每次修改一個(gè)錯誤需要幾小時(shí),這樣效率就非常低。導致編譯時(shí)間較長(cháng)的原因有兩點(diǎn):1. 設計中資源利用比較大
  • 關(guān)鍵字: Xilinx  增量  編譯技術(shù)    

利用Xilinx FPGA和存儲器接口生成器簡(jiǎn)化存儲器接口

  • FPGA 設計人員在滿(mǎn)足關(guān)鍵時(shí)序余量的同時(shí)力爭實(shí)現更高性能,在這種情況下,存儲器接口的設計是一個(gè)一向構成艱難而耗時(shí)的挑戰。Xilinx FPGA 提供 I/O 模塊和邏輯資源,從而使接口設計變得更簡(jiǎn)單、更可靠。盡管如此,I/
  • 關(guān)鍵字: Xilinx  FPGA  存儲器接口  生成器    

Xilinx展示電信級All Programmable FPGA和SoC以太網(wǎng)解決方案

  • All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )在西班牙巴塞羅那舉行的2012年電信級以太網(wǎng)世界大會(huì )(Carrier Ethernet World Congress 2012)上展示了All Programmable技術(shù)在電信級光學(xué)網(wǎng)絡(luò )中的優(yōu)勢。
  • 關(guān)鍵字: Xilinx  以太網(wǎng)  FPGA  
共777條 28/52 |‹ « 26 27 28 29 30 31 32 33 34 35 » ›|

xilinx-spartan介紹

您好,目前還沒(méi)有人創(chuàng )建詞條xilinx-spartan!
歡迎您創(chuàng )建該詞條,闡述對xilinx-spartan的理解,并與今后在此搜索xilinx-spartan的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>