利用Xilinx FPGA和存儲器接口生成器簡(jiǎn)化存儲器接口

FPGA 設計人員在滿(mǎn)足關(guān)鍵時(shí)序余量的同時(shí)力爭實(shí)現更高性能，在這種情況下，存儲器接口的設計是一個(gè)一向構成艱難而耗時(shí)的挑戰。Xilinx FPGA 提供 I/O 模塊和邏輯資源，從而使接口設計變得更簡(jiǎn)單、更可靠。盡管如此，I/O 模塊以及額外的邏輯還是需要由設計人員在源 RTL 代碼中配置、驗證、執行，并正確連接到其余的 FPGA 上，經(jīng)過(guò)仔細仿真，然后在硬件中驗證，以確保存儲器接口系統的可靠性。

本白皮書(shū)討論各種存儲器接口控制器設計所面臨的挑戰和 Xilinx 的解決方案，同時(shí)也說(shuō)明如何使用 Xilinx軟件工具和經(jīng)過(guò)硬件驗證的參考設計來(lái)為您自己的應用(從低成本的 DDR SDRAM 應用到像 667 Mb/sDDR2 SDRAM 這樣的更高性能接口)設計完整的存

儲器接口解決方案。

存儲器接口趨勢和 Xilinx 解決方案

20 世紀 90 年代后期，存儲器接口從單倍數據速率 (SDR) SDRAM 發(fā)展到了雙倍數據速率 (DDR) SDRAM，而今天的 DDR2 SDRAM 運行速率已經(jīng)達到每引腳 667 Mb/s或更高。當今的趨勢顯示，這些數據速率可能每四年增加一倍，到 2010 年，隨著(zhù)DDR3 SDRAM 的出現，很可能超過(guò)每引腳 1.2 Gb/s。見(jiàn)圖1。

應用通?？煞譃閮深?lèi)：一類(lèi)是低成本應用，降低器件成本為主要目的;另一類(lèi)是高性能應用，首要目標是謀求高帶寬。

運行速率低于每引腳 400 Mb/s 的 DDR SDRAM 和低端 DDR2 SDRAM 已能滿(mǎn)足大多數低成本系統存儲器的帶寬需求。對于這類(lèi)應用，Xilinx 提供了 Spartan-3 系列FPGA，其中包括 Spartan-3、Spartan-3E 和 Spartan-3A 器件。

高性能應用把每引腳 533 和 667 Mb/s 的 DDR2 SDRAM 這樣的存儲器接口帶寬推到了極限;對于這類(lèi)應用，Xilinx 推出了 Virtex-4 和 Virtex-5 FPGA，能夠充分滿(mǎn)足今天大多數系統的最高帶寬需求。

帶寬是與每引腳數據速率和數據總線(xiàn)寬度相關(guān)的一個(gè)因素。Spartan-3 系列、Virtex-4、Virtex-5 FPGA 提供不同的選項，從數據總線(xiàn)寬度小于 72 位的較小的低成本統，

到576 位寬的更大的 Virtex-5 封裝(見(jiàn)圖2)。

高于 400 Mb/s 速率的更寬總線(xiàn)使得芯片到芯片的接口愈益難以開(kāi)發(fā)，因為需要更大的封裝、更好的電源和接地-信號比率。Virtex-4 和 Virtex-5 FPGA 的開(kāi)發(fā)使用了先進(jìn)的稀疏鋸齒形 (Sparse ChevrON) 封裝技術(shù)，能提供優(yōu)良的信號-電源和接地引腳比率。每個(gè) I/O 引腳周?chē)加凶銐虻碾娫春徒拥匾_和板，以確保良好的屏蔽，使由同步交換輸出 (SSO) 所造成的串擾噪音降到最低。