Xilinx擴展SmartConnect技術(shù)為16nm UltraScale+器件實(shí)現20%-30%性能突破

　　All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. )今天宣布推出Vivado® Design Suite2016.1 的 HLx版本。該全新套件新增了 SmartConnect技術(shù)支持，能為UltraScale™和UltraScale+產(chǎn)品組合帶來(lái)前所未有的高性能。Vivado Design Suite2016.1版本包含SmartConnect技術(shù)擴展，可解決高性能數百萬(wàn)系統邏輯單元設計中的系統互聯(lián)瓶頸，從而讓UltraScale和UltraScale+器件組合在實(shí)現高利用率的同時(shí),還能將性能進(jìn)一步提升20%-30%。

　　賽靈思UltraScale+ 產(chǎn)品組合是業(yè)界唯一一款基于FinFET的可編程技術(shù)。其包括Zynq®、Kintex®和Virtex®UltraScale+器件，相對于28nm 產(chǎn)品而言,性能功耗比提升2-5倍，能支持5G無(wú)線(xiàn)、軟件定義網(wǎng)絡(luò )和下一代高級駕駛員輔助系統等市場(chǎng)領(lǐng)先應用。

　　賽靈思SmartConnect技術(shù)包括系統互聯(lián)IP以及UltraScale+ 芯片技術(shù)創(chuàng )新所帶來(lái)的最新優(yōu)化：

　　· AXI SmartConnect IP：賽靈思的新型系統連接生成器將外設與用戶(hù)設計整合在一起。SmartConnect創(chuàng )建的定制互聯(lián)功能能最好地滿(mǎn)足用戶(hù)的系統性能要求，從而能以更少的占用面積和功耗實(shí)現更高的系統吞吐量?，F在,用戶(hù)可通過(guò)Vivado Design Suite2016.1版本中的Vivado IP Integrator 搶先體驗。

　　· 借用時(shí)間和有用的歪斜優(yōu)化：這些優(yōu)化技術(shù)得到新型UltraScale+精細時(shí)鐘延遲插入功能的支持。這些全自動(dòng)化功能通過(guò)將時(shí)序裕量從設計的高速路徑轉移到關(guān)鍵路徑上，能夠緩解大的線(xiàn)路延遲，并讓設計運行在更高時(shí)鐘頻率上。

　　· 流水線(xiàn)分析與重定時(shí)：這些方法通過(guò)在設計中增加額外的流水線(xiàn)級，并運用自動(dòng)寄存器重定時(shí)優(yōu)化技術(shù)，讓設計人員能夠進(jìn)一步提高性能。

　　供貨情況

　　Vivado Design Suite HLx 版本和嵌入式軟件開(kāi)發(fā)工具2016.1版本現已開(kāi)始供貨，歡迎下載。如需了解有關(guān)賽靈思軟件開(kāi)發(fā)環(huán)境的更多信息，敬請訪(fǎng)問(wèn)賽靈思軟件開(kāi)發(fā)人員專(zhuān)區。如需了解有關(guān) SmartConnect技術(shù)的更多信息，歡迎下載背景介紹<提供鏈接>并訪(fǎng)問(wèn)以下網(wǎng)址：china.xilinx.com/smartconnect。