采用 Zynq SoC 測試新型存儲器技術(shù)芯片

　　基于賽靈思 ZC706 評估套件的平臺被證實(shí)用作高通的 MRAM 測試，足夠快速靈活。

　　作者：Botao Lee 資深工程師 高通科技 blee@qti.qualcomm.com

　　Baodong Liu 高級工程師 高通科技 baodongl@qti.qualcomm.com

　　Wah Hsu 資深工程師 高通科技 wahh@qti.qualcomm.com

　　Bill Lu 高級工程師 高通科技 xiaolu@qti.qualcomm.com

　　電子產(chǎn)業(yè)正在大力投資開(kāi)發(fā)PRAM、MRAM和RRAM等新型存儲器技術(shù)。新型存儲器技術(shù)測試芯片的性能快速提高，但這種存儲器要做到能與傳統存儲器全面抗衡乃至取代傳統存儲器還需要更多的努力。

　　通常說(shuō)來(lái)，有了新型存儲器技術(shù)的測試芯片，能夠完成制造相關(guān)的基礎測試，例如會(huì )檢查固化故障、轉換故障和地址解碼故障等。同時(shí)還有一種測試也是必需的，那就是要進(jìn)行性能相關(guān)的測試，了解芯片可靠存取的速度能有多快，以及芯片存取速度如何影響整個(gè)計算系統性能。

　　為了成功進(jìn)行規劃的性能測試，測試環(huán)境必須能夠生成可配置的數字波形來(lái)存取芯片。同時(shí)還要創(chuàng )建整個(gè)計算環(huán)境來(lái)測量芯片存取速度的影響。創(chuàng )建或購買(mǎi)測試環(huán)境、滿(mǎn)足上述需求有多種方法。我們在高通的團隊決定采用賽靈思 Zynq?-7000 All Programmable SoC ZC706 評估套件來(lái)打造自己的環(huán)境。

　　存儲器進(jìn)出

　　DRAM、SRAM 和閃存等傳統存儲器技術(shù)用存儲器單元中的電荷來(lái)存儲 0 和 1。DRAM 廣泛被 PC和移動(dòng)計算設備用來(lái)運行程序和存儲臨時(shí)數據。SRAM 通常用作微處理器的高速緩存存儲器和寄存器薄，同時(shí)也經(jīng)常用于對功耗問(wèn)題很敏感的嵌入式系統中。與 DRAM 和 SRAM 不同，閃存存儲器在系統斷電后仍能永久保存數據。閃存存儲器的運行速度比其他存儲器要慢，大量編程循環(huán)后可能會(huì )磨損。

　　相對于傳統基于電荷的存儲器技術(shù)而言，新型存儲器技術(shù)基于存儲元件的其他物理屬性。舉例來(lái)說(shuō)，磁阻 RAM (MRAM) 的存儲器元件由兩個(gè)鐵磁板組成，這兩個(gè)鐵磁板由一層薄薄的絕緣層隔離。每片鐵磁板都能保有磁化屬性，一個(gè)是永久性的，另一個(gè)可有外部場(chǎng)改變，從而存儲數據。通過(guò)測量元件電阻即能讀取存儲的數據。MRAM 存取速度類(lèi)似于 SRAM，密度類(lèi)似于 DRAM。相比于閃存存儲器，MRAM 運行速度更快，而且不會(huì )因編程而被磨損。

　　軟件運行在 Zynq SoC 的 ARM A9 處理器上，而存儲器控制器內核則用可編程邏輯創(chuàng )建。

　　要求分析

　　在設計 MRAM 測試芯片評估方案時(shí)，我們決定采用 Zynq SoC 方法，這主要出于以下考慮：

　　? ZC706 開(kāi)發(fā)板的 FPGA 夾層卡 (FMC) 接口通過(guò) FMC 子卡提供進(jìn)出存儲器測試芯片的高速信號發(fā)送功能。

　　? Zynq SoC 的可編程邏輯 (PL) 部分能構建參數化存儲器控制器內核。這對滿(mǎn)足測試芯片差異化存取速度的要求很重要。

　　? Zynq SoC 的處理系統 (PS) 包括兩個(gè) ARM? A9 內核，能通過(guò)軟件修改測試芯片存取速度。

　　? PS 也能構建完整的計算系統，這對滿(mǎn)足測試系統在全面計算環(huán)境下測量芯片存取速度的影響的要求很重要。

　　硬件和系統架構

　　芯片測試環(huán)境的硬件架構如圖 1 所示。軟件運行在 Zynq SoC 的 ARM A9 處理器上，而存儲器控制器內核用可編程邏輯創(chuàng )建。我們在 PS 和控制器內核之間建立 DMA 通道，以便在彼此之間能方便地移動(dòng)大數據塊。存儲器測試芯片位于 FMC 子卡上，其通過(guò) FMC 接口與存儲器控制器內核通信。

　　系統架構如圖 2 所示。底部三層為硬件層，頂部三層為軟件層。我們選擇 Linux 為操作系統，因為這是一種開(kāi)源系統，源代碼能根據需要修改。雖然目前開(kāi)發(fā)階段沒(méi)有進(jìn)行修改，但今后這種新型存儲器芯片發(fā)揮獨特屬性?xún)?yōu)勢時(shí)或許能用得上。

　　圖 1 – 測試環(huán)境的硬件架構

　　圖中文字如下：

　　賽靈思 ZC706 評估板

　　XC7Z045 SoC

　　ZYNQ PS

　　DMA

　　ZYNQ PL

　　存儲器控制器

　　FMC

　　FMC 子卡

　　測試芯片

　　圖 2 – 測試環(huán)境的系統架構

　　我們在應用層編寫(xiě)的軟件分為兩類(lèi)。一類(lèi)用于配置存儲器控制器內核;另一類(lèi)涉及存儲器芯片和整體系統性能的特性分析。

　　軟硬件輕松移植

　　在當地賽靈思現場(chǎng)應用工程師(FAE) 的幫助下，我們一個(gè)月就建起了測試環(huán)境。我們大部分精力放在設計和實(shí)現軟硬件層之間的接口上，這也是我們喜歡 Zynq SoC 的一大原因：它在單個(gè)器件中集成了微處理器和可編程邏輯，這就使得軟硬件之間功能遷移變得相當簡(jiǎn)單。在我們的設計中，我們幾次微調軟硬件分區，最終才確定我們喜歡的方案。為了在基于 Zynq SoC 的系統上方便地工作，需要比較深入地了解軟硬件。

　　我們也很喜歡 Vivado? 設計套件工具鏈。Vivado 環(huán)境能簡(jiǎn)單直觀(guān)地展示設計模塊，自動(dòng)分配寄存器地址并檢查錯誤，然后再導出硬件信息到軟件開(kāi)發(fā)階段。Vivado 設計套件還提供系統內信號級調試功能，這是明確發(fā)現 RTL 問(wèn)題根源的必備功能。

　　最后我們要提的就是 Linux OS。我們應用層的軟件主要基于 GUI，Linux OS倍受青睞，也讓我們能利用此前 Linux GUI 的開(kāi)發(fā)經(jīng)驗，從而快速啟動(dòng)并運行測試程序。

　　快速和低成本

　　采用 Zynq-7000 All Programmable SoC ZC706 評估套件，我們的團隊能快速構建完整的計算環(huán)境，從而以最低成本測試新型存儲器技術(shù)芯片。我們希望有朝一日能用相同的設計方法去構建用于其他目的的類(lèi)似系統。