<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

SOPC實(shí)現4路高清攝像頭視頻處理的方案設計,軟硬件架構

  • 本項目基于高性能FPGA開(kāi)發(fā)平臺,實(shí)現4路高速CCD攝像頭視頻數據采集,采用基于SIFT特征點(diǎn)提取算法進(jìn)行圖像特征提取與匹配,并采用了加權平均方法對視頻進(jìn)行拼接,實(shí)現4路視頻的實(shí)時(shí)拼接的環(huán)視SOC系統設計。
  • 關(guān)鍵字: SOPC  視頻處理  SIFT算法  FPGA  Spartan-6  

DIY你的體感游戲:人體動(dòng)作識別系統的設計,提供軟硬件實(shí)現方案

  • 本項目使用Virtex-5 OpenSPARC評估平臺,首先通過(guò)VGA解碼芯片,將PC機中的視頻流數據解碼出R、G、B信號值和場(chǎng)、行信號。然后使用OV7670數字攝像頭,攝取人體的手部動(dòng)作,運用一定的算法,對攝像頭數據進(jìn)行處理,判定此時(shí)的人體動(dòng)作,然后將其與RGB分量信號進(jìn)行疊加,通過(guò)配置DVI接口芯片,將疊加后的圖像送至顯示器顯示。
  • 關(guān)鍵字: Virtex-5  動(dòng)作識別  DIY  數字攝像頭  FPGA  

大熱的虹膜身份識別系統設計,提供軟硬件參考解決方案

  • 使用FPGA進(jìn)行虹膜特征的提取和匹配計算。將用戶(hù)的虹膜特征數據事先存儲在數據庫中,捕獲測試者的虹膜圖像,通過(guò)預處理以及特征提取,得到待測特征數據,與數據庫中的特征數據進(jìn)行模式匹配,根據Bayes最大后驗概率準則判斷測試者的身份。
  • 關(guān)鍵字: 虹膜身份識別  Spartan3E  攝像頭  虹膜圖像  FPGA  

DIY小發(fā)明:打造你自己的流媒體播放器,解決方案、硬件框圖

  • 主要內容為利用Xilinx的Virtex-2 Pro FPGA 上豐富的邏輯資源來(lái)實(shí)現一個(gè)自定義的模塊,該模塊能作為流媒體播放過(guò)程中的一個(gè)功能部件。
  • 關(guān)鍵字: DIY  流媒體播放器  Virtex-2Pro  FPGA  

基于FPGA的IIR數字濾波器的設計方案

  • 用FPGA實(shí)現數字濾波器具有實(shí)時(shí)性強、靈活性高、處理速度快以及小批量生產(chǎn)成本低等優(yōu)點(diǎn),所以得到了較為廣泛的應用。本文以巴特沃思數字帶通濾波器為例,較為詳細地介紹了其設計和實(shí)現方法。給定巴特沃茲數字帶通濾波器的抽樣頻率為500Hz,上、下邊帶截止頻率分別為150Hz和30Hz。
  • 關(guān)鍵字: IIR數字濾波器  雙線(xiàn)性變換法  FPGA  matlab  

FPGA設計頻率計算方法

  • 我們的設計需要多大容量的芯片?我們的設計能跑多快?這是經(jīng)常困擾工程師的兩個(gè)問(wèn)題。對于前一個(gè)問(wèn)題,我們可能還能先以一個(gè)比較大的芯片實(shí)現原型,待原型完成再選用大小合適的芯片實(shí)現。對于后者,我們需要一個(gè)比較精確的預估。
  • 關(guān)鍵字: 頻率計算  D觸發(fā)器  FPGA  Tlogic  

基于FPGA平臺構建汽車(chē)輔助駕駛系統算法(圖)

  • 汽車(chē)輔助駕駛(DA)系統工程師通常使用 PC 模型來(lái)創(chuàng )建復雜的處理算法,以便實(shí)現高度可靠的自適應巡航控制、車(chē)道偏離警告及行人檢測等功能。開(kāi)發(fā)人員高度重視PC算法模型,因為這種模型使他們能夠嘗試使用并快速評估不同的處理算法。不過(guò),說(shuō)到底,還是需要一款設計合理的電子硬件解決方案,來(lái)實(shí)現經(jīng)濟有效的大規模生產(chǎn)與部署。
  • 關(guān)鍵字: 汽車(chē)輔助駕駛  算法  FPGA  

14nm的FPGA需要什么樣的電源管理IC?

  • 現在的FPGA不僅僅是一個(gè)邏輯器件,它現在更加像一個(gè)平臺,在一個(gè)FPGA中常常會(huì )包含有數字信號處理、嵌入式處理、高速串行和其他高端技術(shù)模塊。那么,這樣的FPGA需要什么樣的電源管理IC來(lái)與之配合呢?
  • 關(guān)鍵字: 電源管理IC  14nm  FPGA  Enpirion  CycloneVSoC  

分析FPGA的基本結構

  • FPGA由6部分組成,分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線(xiàn)資源、底層嵌入功能單元和內嵌專(zhuān)用硬核等。
  • 關(guān)鍵字: 硬核  輸入/輸出  FPGA  邏輯單元  RAM  

如何通過(guò)RTL分析、SDC約束和綜合向導更快推出FPGA設計

  • EDA 公司和 FPGA 廠(chǎng)商不斷開(kāi)發(fā)新的工具和方法,推進(jìn)繁瑣任務(wù)的自動(dòng)化,幫助設計團隊集中精力做好創(chuàng )造性工作。下面我們就來(lái)看看 FPGA 工具流程的演進(jìn)發(fā)展,了解一下現代 FPGA 團隊是如何利用 RTL分析、約束生成和綜合導向來(lái)減少設計迭代的。
  • 關(guān)鍵字: RTL  SDC  綜合向導  FPGA  

基于FPGA的視頻信號發(fā)生器設計與應用研究

  • 本文介紹了一種基于FPGA的新型視頻信號發(fā)生器,它可以滿(mǎn)足多種被測系統對輸入視頻信號制式的要求。該系統利用USB總線(xiàn)與上位機進(jìn)行通信,同時(shí)解決了系統供電的問(wèn)題。在FPGA內部,通過(guò)軟件編程的方法生成視頻信號的圖像和時(shí)序控制信號,并送入視頻D /A模塊。
  • 關(guān)鍵字: 視頻信號發(fā)生器  視頻采集卡  FPGA  

用智能的調試與綜合技術(shù)隔離FPGA設計中的錯誤

  • Synopsys公司的Synplify Premier 和Synplify Pro FPGA設計工具以及Identify RTLDebugger 等產(chǎn)品能幫助設計人員完成上述工作。這些工具的特性使得設計人員能快速隔離錯誤,有效縮短運行時(shí)間,并減少開(kāi)發(fā)板啟動(dòng)所需的迭代次數。
  • 關(guān)鍵字: 智能調試  SynplifyPremier  FPGA  SynplifyProFPGA  

信號去直流方法

  • 本文介紹一種根據Xilinx FPGA中DSP48E1資源設計的去直流模塊,其基本原理采用一階濾波器,如圖1所示,通過(guò)一個(gè)一階RC電路,在V0端可等效一個(gè)低通濾波器,得到直流分量。
  • 關(guān)鍵字: 信號去直流  DSP48E1  FPGA  一階濾波器  

用于實(shí)現嵌入式安全的開(kāi)源硬件

  • 想像一下你正在排隊等待參加一個(gè)重要活動(dòng)。門(mén)票是通過(guò)網(wǎng)上購買(mǎi)的,存儲在你的智能手機中。你需要將手機放到某個(gè)指定區域上,建立起NFC連接,門(mén)票隨之得到確認,大門(mén)開(kāi)啟允許你進(jìn)入。好消息是,所有這一切都是在匿名情況下發(fā)生的。
  • 關(guān)鍵字: 嵌入式安全  開(kāi)源硬件  零知識證明  ZKPK  FPGA  
共6799條 91/454 |‹ « 89 90 91 92 93 94 95 96 97 98 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>