<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

工程師必須要知道的FPGA引腳信號分配原則

  • 工程師必須要知道的FPGA引腳信號分配原則-現在的FPGA向引腳分配信號的任務(wù)曾經(jīng)很簡(jiǎn)單,現在也變得相當繁復。
  • 關(guān)鍵字: FPGA  FPGA引腳  

剖析FPGA在汽車(chē)系統設計中的關(guān)鍵作用

  • 剖析FPGA在汽車(chē)系統設計中的關(guān)鍵作用-選擇不同的微控制器系列時(shí),軟件的兼容性是主要的障礙。大多數公司在軟件的開(kāi)發(fā)、測試和驗證方面已經(jīng)進(jìn)行了大量的投入。因此,將設計轉換到一個(gè)新的架構時(shí),通常需要復雜且代價(jià)高昂的軟件移植。
  • 關(guān)鍵字: FPGA  汽車(chē)電子  微控制器  

如何用單個(gè)賽靈思FPGA數字化數百個(gè)信號

  • 如何用單個(gè)賽靈思FPGA數字化數百個(gè)信號-  在新型賽靈思 FPGA 上使用低電壓差分信號(LVDS),只需一個(gè)電阻和一個(gè)電容就能夠數字化輸入信號。由于目前這一代賽靈思器件上提供有數百個(gè) LVDS 輸入,理論上使用單個(gè) FPGA 就能夠數字化數百個(gè)模擬信號。
  • 關(guān)鍵字: 賽靈思  FPGA  LVDS  

工程師談FPGA時(shí)序約束七步法

  • 工程師談FPGA時(shí)序約束七步法-時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但這還不是最完整的時(shí)序約束。
  • 關(guān)鍵字: FPGA  PCB  接口電路  

FMC+ 標準將嵌入式設計推到全新的高度

  • FMC+ 標準將嵌入式設計推到全新的高度-更新后的 FPGA 夾層卡規范提供無(wú)與倫比的高 I/O 密度、向后兼容性。
  • 關(guān)鍵字: 嵌入式  FPGA  

如何擴展 FPGA 的工作溫度范圍

  • 如何擴展 FPGA 的工作溫度范圍-  任何電子器件的使用壽命均取決于其工作溫度。在較高溫度下器件會(huì )加快老化,使用壽命會(huì )縮短。但某些應用要求電子產(chǎn)品工作在器件最大額定工作結溫下。以石油天然氣產(chǎn)業(yè)為例來(lái)說(shuō)明這個(gè)問(wèn)題以及解決方案。
  • 關(guān)鍵字: 賽靈思  XA6SLX45  FPGA  

如何使用FPGA加速機器學(xué)習算法

  • 如何使用FPGA加速機器學(xué)習算法-  當前,AI因為其CNN(卷積神經(jīng)網(wǎng)絡(luò ))算法出色的表現在圖像識別領(lǐng)域占有舉足輕重的地位?;镜腃NN算法需要大量的計算和數據重用,非常適合使用FPGA來(lái)實(shí)現。上個(gè)月,Ralph Wittig(Xilinx CTO Office的卓越工程師)在2016年OpenPower峰會(huì )上發(fā)表了約20分鐘時(shí)長(cháng)的演講并討論了包括清華大學(xué)在內的中國各大學(xué)研究CNN的一些成果。
  • 關(guān)鍵字: FPGA  GPU  AuvizDNN  

基于A(yíng)RM和FPGA的多路電機控制方案

  • 基于A(yíng)RM和FPGA的多路電機控制方案-專(zhuān)用控制器由ARM(LPC2214)、FPGA(EP2C5T144C8)、驅動(dòng)器接口電路、編碼器接口電路、限位檢測電路和電源電路等組成,ARM通過(guò)串口實(shí)現與上位機之間的通信,解析從上位機獲得的控制指令,并通過(guò)FPGA產(chǎn)生相應輸出信號給驅動(dòng)器接口,驅動(dòng)器接口外接驅動(dòng)器。
  • 關(guān)鍵字: arm  fpga  電機控制  

詳解FPGA開(kāi)發(fā)流程中每一環(huán)節的物理含義和實(shí)現目標

  • 詳解FPGA開(kāi)發(fā)流程中每一環(huán)節的物理含義和實(shí)現目標-FPGA的開(kāi)發(fā)流程是遵循著(zhù)ASIC的開(kāi)發(fā)流程發(fā)展的,發(fā)展到目前為止,FPGA的開(kāi)發(fā)流程總體按照圖1進(jìn)行,有些步驟可能由于其在當前項目中的條件的寬度的允許,可以免去,比如靜態(tài)仿真過(guò)程,這樣來(lái)達到項目時(shí)間上的優(yōu)勢。
  • 關(guān)鍵字: FPGA  

一文了解FPGA與DSP的區別、特點(diǎn)及用途

  • 一文了解FPGA與DSP的區別、特點(diǎn)及用途-FPGA是一種可編程的硅芯片,DSP是數字信號處理,當系統設計人員在項目的架構設計階段就面臨到底采用FPGA還是DSP的重要問(wèn)題。本文將首先分別介紹FPGA和DSP的特點(diǎn),然后再從內部資源、編程語(yǔ)言、功能多個(gè)角度解析兩者的不同。
  • 關(guān)鍵字: FPGA  DSP  

通過(guò)FPGA智能調試工具縮短驗證時(shí)間

  • 通過(guò)FPGA智能調試工具縮短驗證時(shí)間-設計人員選擇具有優(yōu)秀調試能力的FPGA器件,可以縮短開(kāi)發(fā)周期并降低成本,同時(shí)顯著(zhù)加快上市速度。
  • 關(guān)鍵字: FPGA  邏輯分析儀  

基于FPGA的虛擬現實(shí)定位系統

  • 基于FPGA的虛擬現實(shí)定位系統-虛擬現實(shí)技術(shù)是目前計算機信息科學(xué)中的前沿學(xué)科,文中設計了一種以FPGA 為核心的數據采集處理系統.利用HMC5883L和ADXL345對虛擬場(chǎng)景中物體的方位和朝向進(jìn)行確定并通過(guò)以太網(wǎng)給虛擬場(chǎng)景主機發(fā)送數據.整個(gè)系統以 FPGA作為主控制器,配以傳感器數據采集,內部FIFO存儲,以太網(wǎng)高速傳輸,從而把定位系統參數實(shí)時(shí)傳送到上位機中,具有傳輸速度快.實(shí)時(shí)性等優(yōu)點(diǎn),實(shí)現了虛擬現實(shí)高精度定位的功能.
  • 關(guān)鍵字: FPGA  虛擬現實(shí)  

電路設計常見(jiàn)的八個(gè)誤區

  • 電路設計常見(jiàn)的八個(gè)誤區-電路設計常見(jiàn)的八個(gè)誤區:現象一:這板子的PCB設計要求不高,就用細一點(diǎn)的線(xiàn),自動(dòng)布吧;現象二:這些總線(xiàn)信號都用電阻拉一下,感覺(jué)放心些;現象三:CPU和FPGA的這些不用的I/O口怎么處理呢?先讓它空著(zhù)吧,以后再說(shuō)。
  • 關(guān)鍵字: 電路設計  PCB  fpga  

FPGA實(shí)戰開(kāi)發(fā)技巧(6)

  • FPGA實(shí)戰開(kāi)發(fā)技巧(6)-時(shí)序性能是FPGA 設計最重要的指標之一。造成時(shí)序性能差的根本原因有很多,但其直接原因可分為三類(lèi):布局較差、邏輯級數過(guò)多以及信號扇出過(guò)高。
  • 關(guān)鍵字: FPGA  時(shí)序性能  

FPGA實(shí)戰開(kāi)發(fā)技巧(7)

  • FPGA實(shí)戰開(kāi)發(fā)技巧(7)-通常我們會(huì )為工程添加UCF 約束指定時(shí)序要求和管腳約束。但是UCF 約束是給MAP,PAR 等實(shí)現使用的,綜合工具XST 并不能感知系統的時(shí)序要求。而為XST 添加X(jué)CF 約束卻是使實(shí)現結果擁有最高頻率的關(guān)鍵。
  • 關(guān)鍵字: FPGA  XCF  UCF  
共6799條 52/454 |‹ « 50 51 52 53 54 55 56 57 58 59 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>