<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

7 50T 入門(mén)級FPGA評估套件上手評測

  • 7 50T 入門(mén)級FPGA評估套件上手評測-FPGA即現場(chǎng)可編程門(mén)陣列,屬于可編程邏輯器件的一種。隨著(zhù)工藝的進(jìn)步和EDA設計工具的不斷發(fā)展,FPGA的門(mén)檻(學(xué)習成本和價(jià)格成本)也越來(lái)越低,目前已經(jīng)成為實(shí)現數字系統的主流平臺之一。
  • 關(guān)鍵字: FPGA  可編程邏輯  Xilinx  

FPGA的快速入門(mén)經(jīng)驗談(part1)

  • FPGA的快速入門(mén)經(jīng)驗談(part1)-有很多年輕人,被割裂了歷史,被荒廢了未來(lái),迷茫, 迷茫到幾乎絕望,不過(guò),他們還年輕,青春尚存,還有創(chuàng )造力,還有奮斗的資本,其中不乏不甘心被拋棄,被覆蓋之人。
  • 關(guān)鍵字: FPGA  單片機  

FPGA開(kāi)發(fā)技巧之同步復位與異步復位的理解

  • FPGA開(kāi)發(fā)技巧之同步復位與異步復位的理解-前兩天和師兄討論了一下design rule其中提到了同步異步復位的比較這個(gè)常見(jiàn)問(wèn)題,據說(shuō)也是IC公司經(jīng)常問(wèn)到的一面試題。
  • 關(guān)鍵字: FPGA  同步復位  異步復位  

詳細圖解在NetFPGA上創(chuàng )建一個(gè)OpenFlow Switch的網(wǎng)絡(luò )

  • 詳細圖解在NetFPGA上創(chuàng )建一個(gè)OpenFlow Switch的網(wǎng)絡(luò )-Author: KiKiCompany:Digilent ChinaEmail : Date: 2012.02.14 目的 如 圖所示,我們會(huì )創(chuàng )建一個(gè)基于OpenFlow Switch的網(wǎng)絡(luò )。
  • 關(guān)鍵字: FPGA  NetFPGA  

用FPGA實(shí)現MAC核所要完成的功能

  • 用FPGA實(shí)現MAC核所要完成的功能-MAC發(fā)送模塊可將上層協(xié)議提供的數據封裝之后通過(guò)MII接口發(fā)送給PHY。
  • 關(guān)鍵字: FPGA  MAC  MII  

FPGA verilog實(shí)現的1602時(shí)鐘計數器

  • FPGA verilog實(shí)現的1602時(shí)鐘計數器-網(wǎng)上很少用人公開(kāi)這一類(lèi)代碼,一搜FPGA 1602,都是寫(xiě)一個(gè)靜態(tài)的顯示,在實(shí)際應用中,是沒(méi)有用的,因此這個(gè)簡(jiǎn)單的例子,給大家拋磚引玉了!
  • 關(guān)鍵字: FPGA  1602時(shí)鐘計數器  

如何使用PlanAhead/Adept加速管腳排布

  • 如何使用PlanAhead/Adept加速管腳排布-在排布FPGA管腳生成ucf文件的過(guò)程中,當FPGA管腳較多的時(shí)候,手工排布管腳不僅效率低,而且很容易出錯。借助PlanAhead和Adept等工具,可以很方便快速的實(shí)現管腳排布。
  • 關(guān)鍵字: PlanAhead  Adept  FPGA  

組合邏輯設計中的毛刺現象

  • 組合邏輯設計中的毛刺現象-和所有的數字電路一樣,毛刺也是FPGA電路中的棘手問(wèn)題,它的出現會(huì )影響電路工作的穩定性,可靠性,嚴重時(shí)會(huì )導致整個(gè)數字系統的誤動(dòng)作和邏輯紊亂。
  • 關(guān)鍵字: 毛刺  FPGA  電路  

FPGA管腳分配時(shí)需注意的一些事項

  • FPGA管腳分配時(shí)需注意的一些事項-設計過(guò)FPGA的原理圖,看FPGA的手冊,說(shuō)管腳的分配問(wèn)題,如時(shí)鐘管腳要用GC類(lèi)管腳,而且單端時(shí)鐘輸入時(shí)要用P類(lèi)型的管腳,不能用N類(lèi)型管腳等等。
  • 關(guān)鍵字: FPGA  

學(xué)習FPGA需要注意的幾個(gè)重要問(wèn)題

  • 學(xué)習FPGA需要注意的幾個(gè)重要問(wèn)題-如何學(xué)好FPGA呢,很多人很困惑,多數停留在基礎位置徘徊,我就這方面問(wèn)題給大家談幾點(diǎn)自己的看法。
  • 關(guān)鍵字: FPGA  數字電路  HDL語(yǔ)言  

使用Signal Tap II采集到的數據進(jìn)行Matlab仿真

  • 使用Signal Tap II采集到的數據進(jìn)行Matlab仿真-在使用FPGA進(jìn)行無(wú)線(xiàn)通信或者進(jìn)行信號處理時(shí),一般按照這樣的步驟進(jìn)行
  • 關(guān)鍵字: FPGA  Matlab仿真  SignalTapII  

FPGA專(zhuān)家教您如何在FPGA設計中使用HLS

  • FPGA專(zhuān)家教您如何在FPGA設計中使用HLS-Luke Miller并非一開(kāi)始就是HLS(高層次綜合)的倡導者。在使用早期的工具版本的時(shí)候,他似乎有過(guò)一些糟糕的經(jīng)歷。
  • 關(guān)鍵字: FPGA  HLS  

參考時(shí)鐘對SERDES性能的影響

  • 參考時(shí)鐘對SERDES性能的影響-我們知道,SERDES對參考時(shí)鐘有嚴格的相位噪聲性能要求。通常,SERDES供應商會(huì )根據其SERDES采用的PLL以及CDR架構特點(diǎn),以及性能數據,提出對參考時(shí)鐘的相位噪聲的具體要求。
  • 關(guān)鍵字: SERDES  參考時(shí)鐘  XILINX  

深度學(xué)習算法有望在FPGA和超級計算機上運行

  • 深度學(xué)習算法有望在FPGA和超級計算機上運行-由NSF資助的一個(gè)研究項目,目前正在研究如何使用RDMA高性能連接器將深度學(xué)習算法在FPGA和跨系統之間運行;另一個(gè)由Andrew Ng和兩個(gè)超算專(zhuān)家牽頭的項目,則希望把模型放在超級計算機上,給它們一個(gè)Python接口。
  • 關(guān)鍵字: FPGA  深度學(xué)習  人工智能  

不可錯過(guò)的400Gbps以太網(wǎng)演示

  • 不可錯過(guò)的400Gbps以太網(wǎng)演示-在那里,毫無(wú)疑問(wèn)你會(huì )駐足在賽靈思展位前(# 23)觀(guān)看一個(gè)基于賽靈思Virtex UltraScale VU095 FPGA評估板VCU109的Spirent 400G以太網(wǎng)測試系統,該系統連接四個(gè)100Gbps的住友電工 CFP4 LR4光模塊。
  • 關(guān)鍵字: 賽靈思  FPGA  光模塊  
共6799條 56/454 |‹ « 54 55 56 57 58 59 60 61 62 63 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>