<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

一個(gè)FPGA中現在可集成多少32位RISC處理器?

  • 一個(gè)FPGA中現在可集成多少32位RISC處理器?-Jan Gray是在FPGA中集成32位RISC處理器的專(zhuān)家,他寫(xiě)了一篇博客叫作FPGA CPU 新聞,副標題為 “使用FPGA開(kāi)發(fā)并行計算機體系架構”。
  • 關(guān)鍵字: FPGA  RISC處理器  

基于FPGA開(kāi)放流程的SDN轉發(fā)引擎

  • 基于FPGA開(kāi)放流程的SDN轉發(fā)引擎-博主Greg Ferro在其Ethereal Mind網(wǎng)頁(yè)上發(fā)布了一則關(guān)于 Corsa Technology簡(jiǎn)短博客信息,提到Corsa公司制作了一對基于FPGA開(kāi)放流程的SDN轉發(fā)引擎。Ferro同時(shí)簡(jiǎn)單討論了此引擎是否適用于WANs網(wǎng)絡(luò )。
  • 關(guān)鍵字: SDN  FPGA  WAN  

嵌入式視覺(jué)系統的構建模塊

  • 嵌入式視覺(jué)系統的構建模塊-在本文中我們將會(huì )介紹嵌入式視覺(jué)系統的高級元素;如何簡(jiǎn)便快捷地使用軟件 API 和 IP 庫構建嵌入式視覺(jué)系統,如何把算法開(kāi)發(fā)的增值部分添加到圖像處理鏈中。
  • 關(guān)鍵字: FPGA  嵌入式  

片內時(shí)鐘的組合思路和設計技巧

  • 片內時(shí)鐘的組合思路和設計技巧-我們都知道,當奇數個(gè)反相器串聯(lián)在一起,并且把最后一級的輸出反饋給第一級的輸入時(shí),在邏輯上會(huì )產(chǎn)生震蕩,這樣的電路結構通常被稱(chēng)為Ring OSC。
  • 關(guān)鍵字: FPGA  RingOSC  片內時(shí)鐘  

詳細解讀Zynq的三種啟動(dòng)方式(JTAG,SD,QSPI)

  • 詳細解讀Zynq的三種啟動(dòng)方式(JTAG,SD,QSPI)-本文介紹zynq上三種方式啟動(dòng)文件的生成和注意事項,包括只用片上RAM(OCM)和使用DDR3兩種情況。 JTAG方式 JTAG方式是調試中最常用的方式,在SDK中 在“Project Explorer”窗口工程上右鍵->Debug As->Debug Configurations可以看到以下窗口 首次打開(kāi)左邊窗口中Xilinx C/C++ application(GDB)下沒(méi)有子項,這時(shí)雙擊Xilinx C/C++ application(GD
  • 關(guān)鍵字: Xilinx  RAM  

DTU產(chǎn)品在橋隧監測系統中的應用

  • DTU產(chǎn)品在橋隧監測系統中的應用-橋梁的應變監測系統中主要的部分就是橋梁應力信號的采集控制,通過(guò)對橋梁結構的應力監測系統特點(diǎn)進(jìn)行詳細分析基礎上,,將FPGA嵌入式技術(shù)和無(wú)線(xiàn)網(wǎng)絡(luò )技術(shù)相結合,橋梁應力采集模塊實(shí)現橋梁應力數據采集以及A/D轉換,應力數據經(jīng)串口到GPRS DTU,然后轉換為T(mén)CP/IP數據包,使用GPRSDTU通過(guò)GPRS 網(wǎng)絡(luò )傳送至Internet再發(fā)送數據到遠端的Web服務(wù)器,從而實(shí)現橋梁應力數據的實(shí)時(shí)遠程檢測監控。
  • 關(guān)鍵字: DTU產(chǎn)品  監測系統  FPGA  嵌入式技術(shù)  

fpga最小系統設計和原理圖解析

  • fpga最小系統設計和原理圖解析- FPGA(Field-Programmable Gate Array),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。
  • 關(guān)鍵字: fpga  

fpga設計與應用:智能小車(chē)設計方案

  • fpga設計與應用:智能小車(chē)設計方案-整個(gè)系統由發(fā)送端(智能小車(chē)部分)和接收端(控制臺:控制和顯示部分)組成
  • 關(guān)鍵字: fpga  

FPGA的過(guò)去,現在和未來(lái)

  • FPGA的過(guò)去,現在和未來(lái)-自Xilinx在1984年創(chuàng )造出FPGA以來(lái),這種可編程邏輯器件憑借性能、上市時(shí)間、成本、穩定性和長(cháng)期維護方面的優(yōu)勢,在通信、醫療、工控和安防等領(lǐng)域占有一席之地,在過(guò)去幾年也有極高的增長(cháng)率。而進(jìn)入了最近兩年,由于云計算、高性能計算和人工智能的繁榮,擁有先天優(yōu)勢的FPGA的關(guān)注度更是到達了前所未有的高度。本文從基礎出發(fā)談及FPGA的過(guò)去、現在與未來(lái)。
  • 關(guān)鍵字: fpga  xilinx  英特爾  

FPGA應用和設計要點(diǎn)詳細解析

  • FPGA應用和設計要點(diǎn)詳細解析-FPGA的用處比我們平時(shí)想象的用處更廣泛,原因在于其中集成的模塊種類(lèi)更多,而不僅僅是原來(lái)的簡(jiǎn)單邏輯單元(LE)。早期的FPGA相對比較簡(jiǎn)單,所有的功能單元僅僅由管腳、內部buffer、LE、RAM構建而成,LE由LUT(查找表)和D觸發(fā)器構成,RAM也往往容量非常小
  • 關(guān)鍵字: fpga  

fpga是什么?fpga經(jīng)典設計與應用:基于FPGA的高速AD轉換系統

  • fpga是什么?fpga經(jīng)典設計與應用:基于FPGA的高速AD轉換系統-在雷達設計中,需要對接收到的信號首先進(jìn)行模數轉換,其轉換速度和準確性直接決定了之后FFT等運算的準確性,最終影響雷達測量精度。介紹了一種基于FPGA,利用芯片ADS7890實(shí)現一種快速14位串行AD轉換,對系統的軟件和硬件做了說(shuō)明。硬件部分主要為ADS7890的基本外圍電路以及芯片EP2C35F672C與其的控制連接,軟件部分利用Quartus II 8.0編程。
  • 關(guān)鍵字: fpga  

FPGA基于CORDIC算法的求平方實(shí)現

  • FPGA基于CORDIC算法的求平方實(shí)現-CORDIC是在沒(méi)有專(zhuān)用乘法器(最小化門(mén)數量)情況下,一組完成特定功能的算法,包括平方、超越、Log、sin/cos/artan。原理為連續的旋轉一個(gè)較小的角度,以一定精度逼近想要的角度。
  • 關(guān)鍵字: FPGA  CORDIC  

System generator如何與MATLAB進(jìn)行匹配?

  • System generator如何與MATLAB進(jìn)行匹配?-system generator是xilinx公司的系統級建模工具,它是擴展mathworks公司的MATLAB下面的simulink平臺,添加了XILINX FPGA專(zhuān)用的一些模塊。加速簡(jiǎn)化了FPGA的DSP系統級硬件設計。
  • 關(guān)鍵字: xilinx  賽靈思  MATLAB  

時(shí)序分析中的一些基本概念

  • 時(shí)序分析中的一些基本概念-時(shí)序分析時(shí)FPGA設計中永恒的話(huà)題,也是FPGA開(kāi)發(fā)人員設計進(jìn)階的必由之路。慢慢來(lái),先介紹時(shí)序分析中的一些基本概念。
  • 關(guān)鍵字: FPGA  時(shí)序分析  周期抖動(dòng)  
共6799條 57/454 |‹ « 55 56 57 58 59 60 61 62 63 64 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>